P87C51RA2/RB2/RC2/RD2單片8位微控制器采用先進的CMOS工藝制造，是80C51微控制器家族的派生品其指令集與80C51指令集完全相同。該器件可通過并行編程的方法對一個OTP位進行編程，從而選擇6時鐘或12時鐘模式。此外，也可通過時鐘控制寄存器CKCON中的X2位選擇6時鐘或12時鐘模式。該器件還包含有4個8位I/O口、3個16位定時/計數器、多中斷源-4中斷優先級-嵌套的中斷結構、1個增強型UART片內振蕩器及時序電路。新增的特性使得P87C51RA2/RB2/RC2/RD2成為功能更強大的微控制器，更好地支持應用于脈寬調制，高速I/O，遞增/遞減計數能力（如電機控制）等場合。
標簽： 87 51 RA RB
上傳時間： 2013-10-17
上傳用戶：zhyfjj
采用晶片為nRF24E1,該晶片是工作于全球開放的2.4GHz頻段，125個頻道，高性能單片式無線收發晶片，內置高性能增強型51單片機(4clock)，內含4組ADC12bit高速采樣，單片機全速運行時功耗1mA。
標簽： MPTZ 100 24 無線
上傳時間： 2013-11-05
上傳用戶：wojiaohs
采用晶片為nRF9E5,該晶片是工作在430/868/915Mhz頻段的高性能單片式無線收發晶片，內置高性能增強型51單片機(4clock)，內含4組ADC12bit高速采樣，單片機全速運行功耗1mA．
標簽： MPTZ 100 無線 單片機
上傳時間： 2013-11-15
上傳用戶：龍飛艇
概述以EPROM為基礎的8位微控制器使用了全靜態的CMOS設計技術，將CMOS的高速、小尺寸與低功耗和高抗噪聲度相結合。片內存儲器系統包括0.5K字節的OTPROM和73字節的靜態RAM。
標簽： MDT 10P 21A P21
上傳時間： 2013-11-25
上傳用戶：thinode
C8051F單片機是完全集成的混合信號系統級芯片（SOC），具有與8051完全兼容的指令內核，該單片機采用流水線處理技術，能在執行指令期間預處理下一條指令，提高了效率。而且大部分型號的C8051F單片機，片內集成了數據采集和控制系統中常用的模擬和數字外設及其他功能部件，內置FLASH程序存儲器和RAM數據存儲器，部分芯片上還集成了外部數據存儲器，即XRAM。C8051F單片機具有片內調試電路，通過4腳的JTAG接口可以進行非侵入式、全速的在系統調試。下表為C8051F系列具有代表性的型號的主要特性:
標簽： C8051F020 SOC 片上系統 單片機
上傳時間： 2013-10-29
上傳用戶：781354052
介紹了非對稱數字用戶環路收發器片上系統芯片的組織結構, 對其硬件實現給出了具體描述!
標簽： ADSL 收發器 片上系統 片的設計
上傳時間： 2013-11-10
上傳用戶：wbwyl
1 . 系統概述C8051F330/1器件是完全集成的混合信號片上系統型MCU。下面列出了一些主要特性，有關某一產品的具體特性參見表1.1。 高速、流水線結構的8051兼容的CIP-51內核（可達25MIPS） 全速、非侵入式的在系統調試接口（片內） 真正10位200 ksps的16通道單端/差分ADC，帶模擬多路器 10位電流輸出DAC 高精度可編程的25MHz內部振蕩器 8KB可在系統編程的FLASH存儲器 768字節片內RAM 硬件實現的SMBus/ I2C、增強型UART和增強型SPI串行接口 4個通用的16位定時器 具有3個捕捉/比較模塊和看門狗定時器功能的可編程計數器/定時器陣列（PCA） 片內上電復位、VDD監視器和溫度傳感器 片內電壓比較器 17個端口I/O（容許5V輸入）
標簽： C8051F330D 混合信號 控制器 數據手冊
上傳時間： 2013-10-18
上傳用戶：haohao
本文介紹一種基于C8051F021片上系統的電容式變送器的設計方法,對恒流充電法測量電容量的原理進行了詳細的分析,設計的電容式變送器輸入信號范圍可以通過軟件設置,輸出為標準的4~20mA電流信號,能夠和標準信號的工業儀表或計算機測控系統直接接口,并支持MODBUS協議的RS485現場總線通信。
標簽： C8051F021 片上系統 電容式 送器設計
上傳時間： 2013-12-27
上傳用戶：asddsd
摘要：介紹了一種基于AT89C52單片機的高速數字“黑匣子”系統；該系統可對模擬信號進行高速實時采樣，利用8255芯片進行總線擴展實現了大容量非易失SRAM的尋址，軟件控制串口實現SRAM與PC機的數據傳輸；實際工作中有采樣速度快、采樣精度高；操作方便等優點。關鍵詞：AT89C52；高速；實時采樣；PC
標簽： 單片機 高速數字 黑匣子
上傳時間： 2013-11-24
上傳用戶：tuilp1a
摘 要:簡要介紹了圖像邊緣檢測的基本概念,針對其硬件實現的基本模型進行探討;分析其關鍵算術單元,采用了多種優化措施并引入了流水線的設計方法以滿足高速應用的要求;提出了3種不同的FIR濾波器實現結構;最終完成FPGA和ASIC設計,對不同結構的實現數據進行比較并給出了結論,實現結果表明該設計可以滿足高速系統應用場合。關鍵詞:邊緣檢測;FIR濾波器;流水線設計;超前進位加法;FPGA
標簽： 圖像邊緣檢測 高速數字 濾波器設計 實現研究
上傳時間： 2014-12-27
上傳用戶：xingisme
蟲蟲下載站版權所有 京ICP備2021023401號-1
