數(shù)據(jù)采集系統(tǒng)是信號與信息處理系統(tǒng)中不可缺少的重要組成部分，同時(shí)也是軟件無線電系統(tǒng)中的核心模塊，在現(xiàn)代雷達(dá)系統(tǒng)以及無線基站系統(tǒng)中的應(yīng)用越來越廣泛。為了能夠滿足目前對軟件無線電接收機(jī)自適應(yīng)性及靈活性的要求，并充分體現(xiàn)在高性能FPGA平臺(tái)上設(shè)計(jì)SOC系統(tǒng)的思路，本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案及實(shí)現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁，發(fā)揮了極其重要的作用。通過FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設(shè)計(jì)，并且使系統(tǒng)具有了較高的可適應(yīng)性、可擴(kuò)展性和可調(diào)試性。 在時(shí)序數(shù)字邏輯設(shè)計(jì)上，充分利用FPGA中豐富的時(shí)序資源，如鎖相環(huán)PLL、觸發(fā)器，緩沖器FIFO、計(jì)數(shù)器等，能夠方便的完成對系統(tǒng)輸入輸出時(shí)鐘的精確控制以及根據(jù)系統(tǒng)需要對各處時(shí)序延時(shí)進(jìn)行修正。 在存儲(chǔ)器設(shè)計(jì)上，采用FPGA片內(nèi)存儲(chǔ)器。可根據(jù)系統(tǒng)需要隨時(shí)進(jìn)行設(shè)置，并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調(diào)整。 在傳輸接口設(shè)計(jì)上，采用并行接口和PCI總線接口的兩種數(shù)據(jù)傳輸模式。通過FPGA中的宏功能模塊和IP資源實(shí)現(xiàn)了對這兩種接口的邏輯控制，可使系統(tǒng)方便的在兩種傳輸模式下進(jìn)行切換。 在系統(tǒng)工作過程控制上，通過VB程序編寫了應(yīng)用于PC端的上層控制軟件。并通過并行接口實(shí)現(xiàn)了PC和FPGA之間的交互，從而能夠方便的在PC機(jī)上完成對系統(tǒng)工作過程的控制和工作模式的選擇。 在系統(tǒng)調(diào)試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實(shí)時(shí)準(zhǔn)確的驗(yàn)證了在系統(tǒng)整個(gè)傳輸過程中數(shù)據(jù)的正確性和時(shí)序性，并極大的降低了用常規(guī)儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設(shè)計(jì)進(jìn)行了詳細(xì)分析，并對每個(gè)模塊都給出了精確的仿真結(jié)果。同時(shí)，文中還在其它章節(jié)詳細(xì)介紹了系統(tǒng)的硬件電路設(shè)計(jì)、并行接口設(shè)計(jì)、PCI接口設(shè)計(jì)、PC端控制軟件設(shè)計(jì)以及用于調(diào)試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統(tǒng)的仿真結(jié)果和測試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計(jì)圖、實(shí)物圖及注釋詳細(xì)的相關(guān)源程序清單。
標(biāo)簽： FPGA 控制 高速數(shù)據(jù) 采集系統(tǒng)
上傳時(shí)間： 2013-06-09
上傳用戶：lh25584
基于FPGA的高速圖像采集和處理卡 能用于視覺檢測系統(tǒng)
上傳時(shí)間： 2013-08-28
上傳用戶：Shaikh
以某高速實(shí)時(shí)頻譜儀為應(yīng)用背景，論述了5 Gsps采樣率的高速數(shù)據(jù)采集系統(tǒng)的構(gòu)成和設(shè)計(jì)要點(diǎn)，著重分析了采集系統(tǒng)的關(guān)鍵部分高速ADC（analog to digital，模數(shù)轉(zhuǎn)換器）的設(shè)計(jì)、系統(tǒng)采樣時(shí)鐘設(shè)計(jì)、模數(shù)混合信號完整性設(shè)計(jì)、電磁兼容性設(shè)計(jì)和基于總線和接口標(biāo)準(zhǔn)（PCI Express）的數(shù)據(jù)傳輸和處理軟件設(shè)計(jì)。在實(shí)現(xiàn)了系統(tǒng)硬件的基礎(chǔ)上，采用Xilinx公司ISE軟件的在線邏輯分析儀（ChipScope Pro）測試了ADC和采樣時(shí)鐘的性能，實(shí)測表明整體指標(biāo)達(dá)到設(shè)計(jì)要求。給出上位機(jī)對采集數(shù)據(jù)進(jìn)行處理的結(jié)果，表明系統(tǒng)實(shí)現(xiàn)了數(shù)據(jù)的實(shí)時(shí)采集存儲(chǔ)功能。
標(biāo)簽： Gsps 高速數(shù)據(jù) 采集系統(tǒng)
上傳時(shí)間： 2014-11-26
上傳用戶：黃蛋的蛋黃
MSP430單片機(jī)實(shí)現(xiàn)微波成像系統(tǒng)的掃描控制與數(shù)據(jù)采集應(yīng)用MSP430單片機(jī)實(shí)現(xiàn)微波成像系統(tǒng)的天線掃描控制與數(shù)據(jù)采集功能，介紹了該系統(tǒng)控制及采集部分的硬件結(jié)構(gòu)及軟件設(shè)計(jì)。
標(biāo)簽： MSP 430 單片機(jī) 微波成像
上傳時(shí)間： 2013-10-28
上傳用戶：王慶才
本文針對新型匝間耐壓測試儀中需要高速采集數(shù)據(jù)的問題提出了一種結(jié)合CPLD 與單片機(jī)的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案。CPLD 產(chǎn)生A/D 芯片的控制時(shí)序以及SRAM 的讀寫控制時(shí)序，單片機(jī)輸出給CPLD控制A/D 轉(zhuǎn)換的啟動(dòng)信號，并通過CPLD 讀取SRAM 中的采樣數(shù)據(jù)。該系統(tǒng)具有較好的可移植性。
標(biāo)簽： CPLD 單片機(jī) 高速數(shù)據(jù) 采集系統(tǒng)
上傳時(shí)間： 2013-11-15
上傳用戶：狗日的日子
提出了一種基于LPC2142且具有USB (通用串行總線) 接口的高速數(shù)據(jù)采集卡的設(shè)計(jì)方案，給出了基于ARM7處理器LPC2142和FPGA芯片的軟硬件設(shè)計(jì)方法，該設(shè)計(jì)方案解決了高速實(shí)時(shí)信號與接口總線之間的速度兼容問題。關(guān)鍵詞 USB 高速數(shù)據(jù)采集卡 LabVIEW uC/OS-II 速度兼容
上傳時(shí)間： 2013-11-09
上傳用戶：atdawn
隨著信息技術(shù)的不斷發(fā)展，數(shù)據(jù)采集技術(shù)已成為重要的現(xiàn)代化的工具，并且其應(yīng)用范圍也在不斷擴(kuò)大，在通信、雷達(dá)、醫(yī)療、遙測遙感等領(lǐng)域得到了廣泛的應(yīng)用。本文為了汽車防撞報(bào)警設(shè)備高速信號處理的目的，采用了DSP和FPGA處理器加上相關(guān)算法，實(shí)現(xiàn)了對激光雷達(dá)回波信號能夠高速的采集和處理。
標(biāo)簽： FPGA DSP 汽車防撞 高速數(shù)據(jù)
上傳時(shí)間： 2013-11-20
上傳用戶：cppersonal
基于TMS320C6713和FPGA的高速實(shí)時(shí)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)
標(biāo)簽： C6713 320C 6713 FPGA
上傳時(shí)間： 2014-12-28
上傳用戶：幾何公差
基于fpga的高速數(shù)據(jù)采集卡設(shè)計(jì)制作
標(biāo)簽： Nios USB 接口 高速數(shù)據(jù)
上傳時(shí)間： 2014-12-28
上傳用戶：cx111111
基于fpga的高速數(shù)據(jù)采集卡設(shè)計(jì)制作
標(biāo)簽： Nios USB 接口 高速數(shù)據(jù)
上傳時(shí)間： 2013-10-20
上傳用戶：suicone
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
