91精品婷婷国产综合久久,欧美福利一区二区三区,精品欧美一区二区久久

高速嵌入式

高速數(shù)字設(shè)計(jì)中文版.rar

高速數(shù)字設(shè)計(jì)中的圣經(jīng)，也叫黑魔書(shū)。這本書(shū)是專(zhuān)門(mén)為電路設(shè)計(jì)工程師寫(xiě)的它主要描述了模擬電路原理在高速數(shù)字電路設(shè)計(jì)中的分析應(yīng)用。它告訴了大家在高速數(shù)字電路設(shè)計(jì)中遇到這些問(wèn)題應(yīng)該怎么去解決。他詳細(xì)分析了這些問(wèn)題產(chǎn)生的原因和過(guò)程。

標(biāo)簽： 高速數(shù)字

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：lht618
ARM嵌入式應(yīng)用系統(tǒng)開(kāi)發(fā)典型實(shí)例.rar

ARM嵌入式應(yīng)用系統(tǒng)開(kāi)發(fā)典型實(shí)例超值！！！

標(biāo)簽： ARM 嵌入式應(yīng)用典型

上傳時(shí)間： 2013-07-01

上傳用戶(hù)：博雅abcd
嵌入式系統(tǒng)

嵌入式系統(tǒng)是“以應(yīng)用為中心，以計(jì)算機(jī)技術(shù)為基礎(chǔ)，并且軟硬件可裁減，適用于應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、體積、功耗有嚴(yán)格要求的專(zhuān)業(yè)計(jì)算機(jī)系統(tǒng)”

標(biāo)簽： 嵌入式系統(tǒng)

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：plsee
淺談51系列單片機(jī)嵌入式程序設(shè)計(jì)

淺談51系列單片機(jī)嵌入式程序設(shè)計(jì):文主要提出了一個(gè)51系列匯編語(yǔ)言通用程序設(shè)計(jì)框架，并對(duì)其作了詳細(xì)的探討．關(guān)鍵字：?jiǎn)纹瑱C(jī)；嵌入式；程序設(shè)計(jì)；匯編；51系列1 引言無(wú)論是測(cè)控系統(tǒng)

標(biāo)簽： 51系列單片機(jī) 嵌入式程序設(shè)計(jì)

上傳時(shí)間： 2013-07-15

上傳用戶(hù)：q123321
高速PCB的地線布線設(shè)計(jì)

本文針對(duì)高速PCB板信號(hào)接地設(shè)計(jì)中存在接地噪聲及電磁輻射等問(wèn)題,提出了高速PCB接地模型,并從PCB設(shè)計(jì)中布線策略的分析和去耦電容的使用等幾個(gè)方面討論了解決高速PCB板的接地噪聲和電磁輻射問(wèn)題的方法。

標(biāo)簽： PCB 地線布線設(shè)計(jì)

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：jingfeng0192
基于FPGA實(shí)現(xiàn)數(shù)控步進(jìn)電機(jī)多軸連動(dòng)

數(shù)控系統(tǒng)在工礦領(lǐng)域已得到廣泛應(yīng)用，計(jì)算機(jī)數(shù)控系統(tǒng)通過(guò)對(duì)數(shù)字化信息的處理和運(yùn)算，并轉(zhuǎn)化成脈沖信號(hào)，實(shí)現(xiàn)對(duì)步進(jìn)電機(jī)的控制，進(jìn)而控制數(shù)控機(jī)床動(dòng)作和零件加工。隨著嵌入式技術(shù)的發(fā)展，我們可以設(shè)計(jì)規(guī)模更小，成本更低，功能更特定的嵌入式系統(tǒng)來(lái)完成傳統(tǒng)計(jì)算機(jī)數(shù)控系統(tǒng)所完成的工作。步進(jìn)電機(jī)以其精度高、控制靈活、定位準(zhǔn)確、起停迅速、工作可靠、能直接接受數(shù)字信號(hào)的特點(diǎn)，成為數(shù)控系統(tǒng)中的重要執(zhí)行部件。然而根據(jù)步進(jìn)電機(jī)的特性，必須要采取適當(dāng)而有效的升降速控制策略，特別是在多電機(jī)連動(dòng)的系統(tǒng)中，對(duì)多個(gè)電機(jī)連動(dòng)的速度控制和脈沖分配也很值得研究。在本文中作者將介紹一種三軸連動(dòng)的速度控制和脈沖分配的優(yōu)化算法，以及其在基于FPGA和ARM配合的高速數(shù)控雕刻機(jī)控制系統(tǒng)中的實(shí)現(xiàn)。在本文中還可以看見(jiàn)，為了減小本系統(tǒng)中主控MCU的壓力，作者還將利用FPGA來(lái)設(shè)計(jì)一個(gè)針對(duì)多電機(jī)連動(dòng)的速度控制和脈沖分配優(yōu)化算法的外圍定制控制器。最終實(shí)驗(yàn)結(jié)果表明，作者所提出的優(yōu)化算法及其在本系統(tǒng)的實(shí)現(xiàn)方案，完全達(dá)到客戶(hù)所提出的高速數(shù)控雕刻機(jī)控制系統(tǒng)的各項(xiàng)設(shè)計(jì)性能指標(biāo)。

標(biāo)簽： FPGA 數(shù)控步進(jìn)電機(jī)

上傳時(shí)間： 2013-07-02

上傳用戶(hù)：dreamboy36
基于FPGA的高速采樣自適應(yīng)濾波系統(tǒng)的研究

自適應(yīng)濾波器的硬件實(shí)現(xiàn)一直是自適應(yīng)信號(hào)處理領(lǐng)域研究的熱點(diǎn)。隨著電子技術(shù)的發(fā)展，數(shù)字系統(tǒng)功能越來(lái)越強(qiáng)大，對(duì)器件的響應(yīng)速度也提出更高的要求。本文針對(duì)用通用DSP 芯片實(shí)現(xiàn)的自適應(yīng)濾波器處理速度低和用HDL語(yǔ)言編寫(xiě)底層代碼用FPGA實(shí)現(xiàn)的自適應(yīng)濾波器開(kāi)發(fā)效率低的缺點(diǎn)，提出了一種基于DSP Builder系統(tǒng)建模的設(shè)計(jì)方法。以隨機(jī)2FSK信號(hào)作為研究對(duì)象，首先在matlab上編寫(xiě)了LMS去噪自適應(yīng)濾波器的點(diǎn)M文件，改變自適應(yīng)參數(shù)，進(jìn)行了一系列的仿真，對(duì)算法迭代步長(zhǎng)、濾波器的階數(shù)與收斂速度和濾波精度進(jìn)行了研究，得出了最佳自適應(yīng)參數(shù)，即迭代步長(zhǎng)μ=0.0057，濾波器階數(shù)m=8，為硬件實(shí)現(xiàn)提供了參考。然后，利用最新DSP Builder工具建立了基于LMS算法的8階2FSK信號(hào)去噪自適應(yīng)濾波器的模型，結(jié)合多種EDA工具，在EPFlOKl00EQC208-1器件上設(shè)計(jì)出了最高數(shù)據(jù)處理速度為36.63MHz的8階LMS自適應(yīng)濾波器，其速度是文獻(xiàn)[3]通過(guò)編寫(xiě)底層VHDL代碼設(shè)計(jì)的8階自適應(yīng)濾波器數(shù)據(jù)處理速度7倍多，是文獻(xiàn)[50]采用DSP通用處理器TMS320C54X設(shè)計(jì)的8階自適應(yīng)濾波器處理速度25倍多，開(kāi)發(fā)效率和器件性能都得到了大大地提高，這種全新的設(shè)計(jì)理念與設(shè)計(jì)方法是EDA技術(shù)的前沿與發(fā)展方向。最后，采用異步FIFO技術(shù)，設(shè)計(jì)了高速采樣自適應(yīng)濾波系統(tǒng)，完成了對(duì)雙通道AD器件AD9238與自適應(yīng)濾波器的高速匹配控制，在QuartusⅡ上進(jìn)行了仿真，給出了系統(tǒng)硬件實(shí)現(xiàn)的原理框圖，并將采樣濾波控制器與異步FIF0集成到同一芯片上，既能有效降低高頻可能引起的干擾又降低了系統(tǒng)的成本。

標(biāo)簽： FPGA 高速采樣自適應(yīng)濾波

上傳時(shí)間： 2013-06-01

上傳用戶(hù)：ynwbosss
基于FPGA嵌入式系統(tǒng)的激光測(cè)距機(jī)的研究

相位激光測(cè)距是一種高精度的距離測(cè)量技術(shù)，隨著電子器件和信號(hào)處理技術(shù)的發(fā)展，這種測(cè)距技術(shù)在軍用和民用領(lǐng)域必將得到更為廣泛的研究和應(yīng)用。本文介紹了一種基于FPGA嵌入式技術(shù)的相位激光測(cè)距系統(tǒng)，該系統(tǒng)采用先進(jìn)的FPGA技術(shù)，實(shí)現(xiàn)了調(diào)制信號(hào)產(chǎn)生、信息控制與處理三個(gè)模塊的整合，解決了傳統(tǒng)相位激光測(cè)距所難以克服的弱點(diǎn)。文中闡述了激光測(cè)距和調(diào)制信號(hào)源的基本原理，分析了影響測(cè)距精度的因素，指出應(yīng)用DDS技術(shù)可以實(shí)現(xiàn)寬帶、高精度的調(diào)制信號(hào)輸出，說(shuō)明了引起DDS輸出信號(hào)雜散的原因和解決的辦法。分析了應(yīng)用FFT運(yùn)算實(shí)現(xiàn)信號(hào)相位提取的基本原理及設(shè)計(jì)方法，采用這種檢相技術(shù)，可以極大地提高測(cè)相精度與靈敏度。提出了基于FPGA嵌入式系統(tǒng)的相位式激光測(cè)距機(jī)的整體設(shè)計(jì)，并就各部分進(jìn)行了詳細(xì)的分析與設(shè)計(jì)。介紹了激光測(cè)距系統(tǒng)的外圍電路和基于QuartusⅡ集成軟件平臺(tái)的部分硬件電路的設(shè)計(jì)，并對(duì)其中的設(shè)計(jì)進(jìn)行了仿真和驗(yàn)證，總結(jié)提出了對(duì)系統(tǒng)今后的進(jìn)一步改進(jìn)和完善的思路。

標(biāo)簽： FPGA 嵌入式系統(tǒng) 激光測(cè)距機(jī)

上傳時(shí)間： 2013-06-28

上傳用戶(hù)：cc111
基于FPGA的甚短距離高速并行光傳輸系統(tǒng)研究

甚短距離傳輸(VSR)是一種用于短距離(約300 m～600m)內(nèi)進(jìn)行數(shù)據(jù)傳輸?shù)墓鈧鬏敿夹g(shù).它主要應(yīng)用于網(wǎng)絡(luò)中的交換機(jī)、核心路由器(CR)、光交叉連接設(shè)備(OXC)、分插復(fù)用器(ADM)和波分復(fù)用(WDM)終端等不同層次設(shè)備之間的互連,具有構(gòu)建方便、性能穩(wěn)定和成本低等優(yōu)點(diǎn),是光通信技術(shù)發(fā)展的一個(gè)全新領(lǐng)域,逐漸成為國(guó)際通用的標(biāo)準(zhǔn)技術(shù),成為全光網(wǎng)的一個(gè)重要組成部分. 本文深入研究了VSR并行光傳輸系統(tǒng),完成了VSR技術(shù)的核心部分--轉(zhuǎn)換器子系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),使用現(xiàn)場(chǎng)可編程陣列FPGA(Field Programmable GateArray)來(lái)完成轉(zhuǎn)換器電路的設(shè)計(jì)和功能實(shí)現(xiàn).深入研究現(xiàn)有VSR4-1.0和VSR4-3.0兩種并行傳輸標(biāo)準(zhǔn),在其技術(shù)原理的基礎(chǔ)上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統(tǒng)總吞吐量大的優(yōu)勢(shì),為將來(lái)向更高速率升級(jí)提供了依據(jù).根據(jù)萬(wàn)兆以太網(wǎng)的技術(shù)特點(diǎn)和傳輸要求,提出并設(shè)計(jì)了用VSR技術(shù)實(shí)現(xiàn)局域和廣域萬(wàn)兆以太網(wǎng)在較短距離上的高速互連的系統(tǒng)方案,成功地將VSR技術(shù)移植到萬(wàn)兆以太網(wǎng)上,實(shí)現(xiàn)低成本、構(gòu)建方便和性能穩(wěn)定的高速短距離傳輸. 本文所有的設(shè)計(jì)均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實(shí)現(xiàn),采用Altera的Quartus Ⅱ開(kāi)發(fā)工具和 Verilog HDL硬件描述語(yǔ)言完成了VSR4-1.0轉(zhuǎn)換器集成電路和萬(wàn)兆以太網(wǎng)的SERDES的設(shè)計(jì)和仿真,并給出了各模塊的電路結(jié)構(gòu)和仿真結(jié)果.仿真的結(jié)果表明,所有的設(shè)計(jì)均能正確的實(shí)現(xiàn)各自的功能,完全能夠滿(mǎn)足10Gb/s高速并行傳輸系統(tǒng)的要求.

標(biāo)簽： FPGA 短距離光傳輸高速并行

上傳時(shí)間： 2013-07-14

上傳用戶(hù)：han0097
基于FPGA的機(jī)載高速數(shù)據(jù)記錄系統(tǒng)的研究

本文將電路接口技術(shù)與硬件可編程技術(shù)相結(jié)合，提出了用可編程芯片來(lái)控制IDE硬盤(pán)進(jìn)行高速數(shù)據(jù)記錄，能夠滿(mǎn)足機(jī)載數(shù)據(jù)記錄設(shè)備重量輕、容量大、速度快的要求。論文對(duì)硬盤(pán)ATA接口標(biāo)準(zhǔn)進(jìn)行了研究，對(duì)VHDL語(yǔ)言、現(xiàn)場(chǎng)可編程門(mén)陣列器件(FPGA)實(shí)現(xiàn)硬件電路的原理和方法進(jìn)行了深入分析，在此基礎(chǔ)上完成了基于FPGA的數(shù)據(jù)記錄控制器的設(shè)計(jì)。文中選擇了具有低功耗、低成本、高性能的FPGA芯片(型號(hào)為CycloneEP1C3T144C8)，將各功能模塊級(jí)聯(lián)成系統(tǒng)在該芯片上完成了控制器系統(tǒng)級(jí)的設(shè)計(jì)與仿真驗(yàn)證，驗(yàn)證結(jié)果表明了用FPGA實(shí)現(xiàn)高速數(shù)據(jù)記錄控制器的可行性。所設(shè)計(jì)的VHDL代碼經(jīng)QuartusⅡ綜合、布局布線、管腳分配后，在FPGA內(nèi)部可以達(dá)到104.46Mhz的電路工作速度，F(xiàn)PGA與硬盤(pán)之間采用ATA接口的UltraDMA模式2傳輸方式，可以達(dá)到33.3MByte/s的突發(fā)數(shù)據(jù)傳輸率。文中對(duì)所用到的FPGA設(shè)計(jì)技術(shù)給予了詳細(xì)說(shuō)明，對(duì)各功能模塊的設(shè)計(jì)給予了詳細(xì)闡述，對(duì)關(guān)鍵設(shè)計(jì)給出了VHDL源代碼，還討論了FPGA設(shè)計(jì)中時(shí)序約束的作用，給出了本文所做時(shí)序約束的方法。本文中所論述的工作對(duì)以后機(jī)載數(shù)據(jù)記錄系統(tǒng)的設(shè)計(jì)具有重要的鋪墊作用。文中在總結(jié)所做工作的同時(shí)，還對(duì)下一步工作提出了有益的建議。

標(biāo)簽： FPGA 機(jī)載高速數(shù)據(jù) 記錄系統(tǒng)

上傳時(shí)間： 2013-08-05

上傳用戶(hù)：hanli8870