日韩啪啪网站,日产国产高清一区二区三区,亚洲欧美乱综合

高速無(wú)線調(diào)試器

用vhdl語(yǔ)言編寫設(shè)計(jì)8位總線收發(fā)器

用vhdl語(yǔ)言編寫設(shè)計(jì)8位總線收發(fā)器，很不錯(cuò)，大家快下啊

標(biāo)簽： vhdl 8位語(yǔ)言編寫

上傳時(shí)間： 2017-01-15

上傳用戶：ztj182002
在Delphi 環(huán)境下編寫的串口調(diào)試程序 ,能與下位機(jī)(MSP430F147)實(shí)現(xiàn)串口485通訊.完成對(duì)下位機(jī)狀態(tài)的檢測(cè).校準(zhǔn). 對(duì)於使用Delphi的串口編程有一定的作用.

在Delphi 環(huán)境下編寫的串口調(diào)試程序 ,能與下位機(jī)(MSP430F147)實(shí)現(xiàn)串口485通訊.完成對(duì)下位機(jī)狀態(tài)的檢測(cè).校準(zhǔn). 對(duì)於使用Delphi的串口編程有一定的作用.

標(biāo)簽： Delphi 430F F147 串口

上傳時(shí)間： 2017-05-05

上傳用戶：asasasas
無(wú)線通訊系統(tǒng)仿真原理與應(yīng)用詳細(xì)介紹通訊的仿真方法

無(wú)線通訊系統(tǒng)仿真原理與應(yīng)用詳細(xì)介紹通訊的仿真方法，並附上這本書的Matlab source code

標(biāo)簽： 仿真無(wú)線系統(tǒng)

上傳時(shí)間： 2017-05-12

上傳用戶：498732662
無(wú)線網(wǎng)卡rt73源碼

無(wú)線網(wǎng)卡rt73源碼，完整編譯即可使用，希望對(duì)大家有幫助。

標(biāo)簽： rt 73 無(wú)線

上傳時(shí)間： 2014-01-04

上傳用戶：skhlm
於嵌入式系統(tǒng)中實(shí)作無(wú)線網(wǎng)路之

於嵌入式系統(tǒng)中實(shí)作無(wú)線網(wǎng)路之於嵌入式系統(tǒng)中實(shí)作無(wú)線網(wǎng)路之於嵌入式系統(tǒng)中實(shí)作無(wú)線網(wǎng)路之於嵌入式系統(tǒng)中實(shí)作無(wú)線網(wǎng)路之

標(biāo)簽： programming

上傳時(shí)間： 2015-03-04

上傳用戶：1547591994
無(wú)線供電、充電模塊.pdf

實(shí)用電子技術(shù)專輯 385冊(cè) 3.609G無(wú)線供電、充電模塊.pdf

標(biāo)簽：

上傳時(shí)間： 2014-05-05

上傳用戶：時(shí)代將軍
基于FPGA實(shí)現(xiàn)高速專用數(shù)字下變頻器

基于FPGA實(shí)現(xiàn)高速專用數(shù)字下變頻器基于FPGA實(shí)現(xiàn)高速專用數(shù)字下變頻器

標(biāo)簽： FPGA 數(shù)字下變頻

上傳時(shí)間： 2018-05-08

上傳用戶：gnifengyu
基于直接轉(zhuǎn)矩控制的專用變頻器的研究.rar

直接轉(zhuǎn)矩控制技術(shù)(DTC)是繼矢量控制技術(shù)之后交流調(diào)速領(lǐng)域中新興的控制技術(shù)，它采用空間矢量分析的方法，直接在定子坐標(biāo)系下計(jì)算并控制異步電機(jī)的轉(zhuǎn)矩和磁鏈，采用定子磁場(chǎng)定向，直接對(duì)逆變器的開關(guān)狀態(tài)進(jìn)行最佳控制，從而能夠快速而準(zhǔn)確地控制異步電動(dòng)機(jī)的轉(zhuǎn)矩和磁鏈，以獲得轉(zhuǎn)矩的高動(dòng)態(tài)性能。目前在高速離心機(jī)行業(yè)，普遍采用通用型變頻器，其通用性好，但參數(shù)較多，價(jià)格較貴，為了降低成本增強(qiáng)控制性能，本文利用直接轉(zhuǎn)矩控制技術(shù)的優(yōu)點(diǎn)，采用直接轉(zhuǎn)矩控制策略設(shè)計(jì)并制作了針對(duì)高速離心機(jī)的專用變頻器。本文介紹了異步電動(dòng)機(jī)和逆變器的基本數(shù)學(xué)模型，分析了異步電機(jī)直接轉(zhuǎn)矩控制的基本原理，以及直接轉(zhuǎn)矩控制系統(tǒng)的基本組成，對(duì)直接轉(zhuǎn)矩控制系統(tǒng)進(jìn)行了仿真研究，建立了基于MATLAB/Simulink的仿真系統(tǒng)，介紹了仿真模型的各組成部分，包括3/2變換、定子磁鏈、電機(jī)轉(zhuǎn)矩觀測(cè)模型、轉(zhuǎn)矩調(diào)節(jié)器、磁鏈調(diào)節(jié)器、扇區(qū)判斷、開關(guān)表選擇等，給出了系統(tǒng)加減負(fù)載和加減轉(zhuǎn)速仿真結(jié)果，仿真結(jié)果表明了其磁鏈軌跡近似為圓形，系統(tǒng)具有良好的動(dòng)態(tài)和穩(wěn)態(tài)性能，同時(shí)證明了建立的轉(zhuǎn)矩和磁鏈觀測(cè)模型以及控制算法的正確性和可行性。根據(jù)仿真實(shí)現(xiàn)方法以及結(jié)果的指導(dǎo)，設(shè)計(jì)并制作了整個(gè)系統(tǒng)的硬件電路，包括主電路(單相整流、濾波、制動(dòng)電路、啟動(dòng)限流電路、逆變電路)、控制電路(DSP、驅(qū)動(dòng)隔離放大、采樣)并對(duì)各器件進(jìn)行選型，給出了硬件各部分電路圖；最后介紹了系統(tǒng)的軟件流程以及各模塊的程序?qū)崿F(xiàn)，系統(tǒng)的軟件部分采用C語(yǔ)言進(jìn)行編程，實(shí)現(xiàn)了定子相電流的采樣、定子相電壓的計(jì)算、定子磁鏈的計(jì)算和開關(guān)信號(hào)的輸出等功能。在分別對(duì)硬件和軟件各部分進(jìn)行調(diào)試后，進(jìn)行了系統(tǒng)的聯(lián)合調(diào)試，以TMS320F2808作為控制器，在一臺(tái)功率為1.5KW的交流異步電機(jī)上實(shí)現(xiàn)了直接轉(zhuǎn)矩控制。

標(biāo)簽： 直接轉(zhuǎn)矩控制變頻器

上傳時(shí)間： 2013-05-31

上傳用戶：y307115118
基于FPGA實(shí)現(xiàn)高速專用數(shù)字下變頻器

本論文首先描述了數(shù)字下變頻基本理論和結(jié)構(gòu),對(duì)完成各級(jí)數(shù)字信號(hào)處理所涉及到的CORDIC、CIC、HB、DA、重采樣等關(guān)鍵算法做了適當(dāng)介紹;然后根據(jù)這些算法提出了基于FPGA實(shí)現(xiàn)的結(jié)構(gòu)并進(jìn)一步給出了性能分析;并且從數(shù)字下變頻的系統(tǒng)層次上考慮了各模塊彼此間的性能制約,從而選擇合理配置、優(yōu)化系統(tǒng)結(jié)構(gòu)以獲得模塊間的性能均衡和系統(tǒng)性能的最優(yōu)化;最后給出了FPGA實(shí)現(xiàn)的數(shù)字下變頻器在測(cè)試中產(chǎn)生的波形和頻譜,作了測(cè)試結(jié)果分析.

標(biāo)簽： FPGA 數(shù)字下變頻

上傳時(shí)間： 2013-05-25

上傳用戶：01010101
卷積碼在CDMA2000中的應(yīng)用及其譯碼器FPGA實(shí)現(xiàn)

數(shù)字信息在有噪聲的信道中傳輸時(shí)，受到噪聲的影響，誤碼總是不可避免的。根據(jù)香農(nóng)信息理論，只要使Es/N0足夠大，就可以達(dá)到任意小的誤碼率。采用差錯(cuò)控制編碼，即信道編碼技術(shù)，可以在一定的Es/N0條件下有效地降低誤碼率。按照對(duì)信息元處理方式不同，信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小，實(shí)現(xiàn)最佳譯碼與準(zhǔn)最佳譯碼更加容易。卷積碼運(yùn)用廣泛，被ITU選入第三代移動(dòng)通信系統(tǒng)，作為包括WCDMA，CDMA2000和TD-SCDMA在內(nèi)的信道編碼的標(biāo)準(zhǔn)方案。本文研究了CDMA2000業(yè)務(wù)通道中的幀結(jié)構(gòu)，對(duì)CDMA2000系統(tǒng)中的卷積碼特性及維特比譯碼的性能限進(jìn)行了分析，并基于MATLAB平臺(tái)做了相應(yīng)的譯碼性能仿真。我們?cè)O(shè)計(jì)了一種可用于CDMA2000通信系統(tǒng)的通用、高速維特比譯碼器。該譯碼器在設(shè)計(jì)上具有以下創(chuàng)新之處：(1)采用通用碼表結(jié)構(gòu)，支持可變碼率；幀控制模塊和頻率控制器模塊的設(shè)計(jì)中采用計(jì)數(shù)器、定時(shí)器等器件實(shí)現(xiàn)了可變幀長(zhǎng)、可變數(shù)據(jù)速率的數(shù)據(jù)幀處理方式。(2)結(jié)合流水線結(jié)構(gòu)思想，利用四個(gè)ACS模塊并行運(yùn)行，加快數(shù)據(jù)處理速度；在ACS模塊中，將路徑度量值存貯器的存儲(chǔ)結(jié)構(gòu)進(jìn)行優(yōu)化，防止數(shù)據(jù)讀寫的阻塞，縮短存儲(chǔ)器讀寫時(shí)間，使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長(zhǎng)度的溢出，提出了保護(hù)處理策略。我們還將設(shè)計(jì)結(jié)果在APEXEP20K30E芯片上進(jìn)行了硬件實(shí)現(xiàn)。該譯碼器芯片具有可變的碼率和幀長(zhǎng)處理能力，可以運(yùn)行于40MHZ系統(tǒng)時(shí)鐘下，內(nèi)部最高譯碼速度可達(dá)625kbps。本文所提出的維特比譯碼器硬件結(jié)構(gòu)具有很強(qiáng)的通用性和高速性，可以方便地應(yīng)用于CDMA2000移動(dòng)通信系統(tǒng)。

標(biāo)簽： CDMA 2000 FPGA 卷積碼

上傳時(shí)間： 2013-06-24

上傳用戶：lingduhanya