alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 實(shí)現(xiàn)高速到低速時(shí)鐘域的數(shù)據(jù)傳輸 ，值得學(xué)習(xí)。
標(biāo)簽： alteral VERILOG DCFIFO FPGA
上傳時(shí)間： 2013-12-26
上傳用戶：lepoke
PIC單片機(jī)控制12位高速串行DA（max538）產(chǎn)生階梯波
標(biāo)簽： PIC 538 max 單片機(jī)控制
上傳時(shí)間： 2016-10-09
上傳用戶：Miyuki
Design of Image Collection System Based on High-speed PCI Bus基于PCI總線的高速圖像采集系統(tǒng)設(shè)計(jì)
標(biāo)簽： Collection High-speed PCI Design
上傳時(shí)間： 2013-12-24
上傳用戶：上善若水
Design of High Speed Multichannel Data Gathering System Based on FPGA基于FPGA的高速多通道數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)
標(biāo)簽： FPGA Multichannel Gathering Design
上傳時(shí)間： 2016-10-10
上傳用戶：chenbhdt
這是在GPU上進(jìn)行高速數(shù)字計(jì)算的數(shù)學(xué)庫(kù)函數(shù)，以實(shí)現(xiàn)通用GPU計(jì)算
標(biāo)簽： GPU 高速數(shù)字 計(jì)算 庫(kù)函數(shù)
上傳時(shí)間： 2013-12-09
上傳用戶：chfanjiang
基於8951的計(jì)數(shù)器，用4位LED顯示，通過(guò)脈衝計(jì)數(shù)，每一個(gè)下降沿計(jì)數(shù)一個(gè)
標(biāo)簽： 8951
上傳時(shí)間： 2013-11-29
上傳用戶：hgy9473
本程序是用于高速?zèng)_床上的送料控制程序，一個(gè)較為簡(jiǎn)單的89C51中斷、定時(shí)計(jì)數(shù)器應(yīng)用程序，已經(jīng)調(diào)試成功，今天為大家出點(diǎn)力，也希望能在以后的學(xué)習(xí)中能得到大家的幫助。
標(biāo)簽： 程序 控制
上傳時(shí)間： 2016-10-12
上傳用戶：nanfeicui
PCA CEX0為高速輸出模式PCA CEX4 捕捉模式 測(cè)試程序
標(biāo)簽： PCA CEX0 CEX4 模式
上傳時(shí)間： 2014-01-12
上傳用戶：偷心的海盜
采用高速AD的存儲(chǔ)示波器設(shè)計(jì)，基于EP1C3板GWADDA板存儲(chǔ)示波器，內(nèi)有說(shuō)明文件
標(biāo)簽： 高速AD 存儲(chǔ) 波器設(shè)計(jì)
上傳時(shí)間： 2014-01-19
上傳用戶：q123321
LDPC_OFDM無(wú)線高速數(shù)據(jù)傳輸系統(tǒng)研究
標(biāo)簽： LDPC_OFDM 無(wú)線 高速數(shù)據(jù)傳輸 系統(tǒng)研究
上傳時(shí)間： 2014-08-20
上傳用戶：jennyzai
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
