在數(shù)字化、信息化的時代，數(shù)字集成電路應用得非常廣泛。隨著微電子技術(shù)和工藝的發(fā)展，數(shù)字集成電路從電子管、晶體管、中小規(guī)模集成電路、超大規(guī)模集成電路(VLSIC)逐步發(fā)展到今天的專用集成電路(ASIC)。但是ASIC因其設計周期長，改版投資大，靈活性差等缺陷制約著它的應用范圍。可編程邏輯器件的出現(xiàn)彌補了ASIC的缺陷，使得設計的系統(tǒng)變得更加靈活，設計的電路體積更加小型化，重量更加輕型化，設計的成本更低，系統(tǒng)的功耗也更小了。FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPID等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 本論文撰寫的是用FPGA來實現(xiàn)無人小飛機系統(tǒng)中基帶信號的處理過程。整個信號處理過程全部采用VHDL硬件描述語言來設計，并用Modelsim仿真系統(tǒng)功能進行調(diào)試，最后使用了Xilinx 公司可編程的FPGA芯片XC2S100完成，滿足系統(tǒng)設計的要求。 本文首先研究和討論了無線通信系統(tǒng)中基帶信號處理的總體結(jié)構(gòu)，接著詳細闡述了各個模塊的設計原理和方法，以及FPGA結(jié)果分析，最后就關(guān)鍵技術(shù)和難點作了詳細的分析和研究。本文的最大特色是整個系統(tǒng)全部采用FPGA的方法來設計實現(xiàn)，修改靈活，體積小，功耗小。本系統(tǒng)的設計包括了數(shù)字鎖相環(huán)、糾錯編解碼、碼組交織、擾碼加入、巴克碼插入、幀同步識別、DPSK調(diào)制解調(diào)及選擇了整體的時序，所有的組成部分都經(jīng)過了反復地修改和調(diào)試，取得了良好的數(shù)據(jù)處理效果，其關(guān)鍵之處與難點都得到了妥善地解決。本文分別在發(fā)射部分(編碼加調(diào)制)和接收部分(解調(diào)加解碼)相獨立和相聯(lián)系的情況下，獲得了仿真與實測結(jié)果。
標簽： FPGA 無線通信系統(tǒng)
上傳時間： 2013-07-05
上傳用戶：acon
可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯能力，如使用差錯控制編碼。自仙農(nóng)定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯性能成為通信界的一個里程碑。 然而，Turbo碼迭代譯碼復雜度大，導致其譯碼延時大，故而在工程中的應用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法，很好地解決了并行訪問存儲器沖突的問題。 本論文在現(xiàn)場可編程門陣列(FPGA)平臺上實現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實現(xiàn)的并行Turbo編譯碼器在時鐘頻率為33MHz，幀長為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時延小于124us。本文還使用EP2C35FPGA芯片設計了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測試結(jié)果表明，本文所實現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設計與實現(xiàn)，分別介紹了編碼器和譯碼器的RTL設計，還提出了一種基于多端口存儲器的并行子交織器和解交織器設計。第三章討論了使用NIOS處理器的SOC架構(gòu)，使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開發(fā)板設計與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。
上傳時間： 2013-04-24
上傳用戶：ziyu_job1234
近年來，人們對無線數(shù)據(jù)和多媒體業(yè)務的需求迅猛增加，促進了寬帶無線通信新技術(shù)的發(fā)展和應用。正交頻分復用 (Orthogonal Frequency Division Multiolexing，OFDM)技術(shù)已經(jīng)廣泛應用于各種高速寬帶無線通信系統(tǒng)中。然而 OFDM 系統(tǒng)相比單載波系統(tǒng)更容易受到頻偏和時偏的影響，因此如何有效地消除頻偏和時偏，實現(xiàn)系統(tǒng)的時頻同步是 OFDM 系統(tǒng)中非常關(guān)鍵的技術(shù)。 本文討論了非同步對 OFDM 系統(tǒng)的影響，分析了當前用于 OFDM 系統(tǒng)中基于數(shù)據(jù)符號的同步算法，并簡單介紹非基于數(shù)據(jù)符號同步技術(shù)。基于數(shù)據(jù)符號的同步技術(shù)通過加入訓練符號或?qū)ьl等附加信息，并利用導頻或訓練符號的相關(guān)性實現(xiàn)時頻同步。此算法由于加入了附加信息，降低了帶寬利用率，但同步精度相對較高，同步捕獲時間較短。 隨著電子芯片技術(shù)的快速發(fā)展，電子設計自動化 (Electronic DesignAutomation，EDA) 技術(shù)和可編程邏輯芯片 (FPGA/CPLD) 的應用越來越受到大家的重視，為此文中對 EDA 技術(shù)和 Altera 公司制造的 FPGA 芯片的原理和結(jié)構(gòu)特點進行了闡述，還介紹了在相關(guān)軟件平臺進行開發(fā)的系統(tǒng)流程。 論文在對基于數(shù)據(jù)符號三種算法進行較詳細的分析和研究的基礎上，尤其改進了基于導頻符號的同步算法之后，利用 Altera 公司的 FPGA 芯片EP1S25F102015 在 OuartusⅡ5.0 工具平臺上實現(xiàn)了 OFDM 同步的硬件設計，然后進行了軟件仿真。其中對基于導頻符號同步的改進算法硬件設計過程了進行了詳細闡述。不僅如此，對于基于 PN 序列幀的同步算法和基于循環(huán)前綴 (Cycle Prefix，CP) 的極大似然 (Maximam Likelihood,ML)估計同步算法也有具體的仿真實現(xiàn)。 最后，文章還對它們進行了比較，基于導頻符號同步設計的同步精度比較高，但是耗費芯片的資源多，另一個缺點是沒有頻偏估計，因此運用受到一定限制。基于 PN 序列幀的同步設計使用了最少的芯片資源，但要提取 PN 序列中的信號數(shù)據(jù)有一定困難。基于循環(huán)前綴的同步設計占用了芯片 I/O 腳稍顯多。這幾種同步算法各有優(yōu)缺點，但可以根據(jù)不同的信道環(huán)境選用它們。
標簽： FPGA 數(shù)據(jù) 同步的 仿真實現(xiàn)
上傳時間： 2013-04-24
上傳用戶：斷點PPpp
正交頻分復用技術(shù)(OFDM)是未來寬帶無線通信中的關(guān)鍵技術(shù)。隨著用戶對實時多媒體業(yè)務，高速移動業(yè)務需求的迅速增加，OFDM由于其頻譜效率高，抗多徑效應能力強，抗干擾性能好等特點，該技術(shù)正得到了廣泛的應用。 OFDM系統(tǒng)的子載波之間必須保持嚴格的正交性，因此對符號定時和載波頻偏非常敏感。本課題的主要任務是分析各種算法的性能的優(yōu)劣，選取合適的算法進行FPGA的實現(xiàn)。 本文首先簡要介紹了無線信道的傳輸特性和OFDM系統(tǒng)的基本原理，進而對符號同步和載波同步對接收信號的影響做了分析。然后對比了非數(shù)據(jù)輔助式同步算法和數(shù)據(jù)輔助式同步算法的不同特點，決定采用數(shù)據(jù)輔助式同步算法來解決基于IEEE 802.16-2004協(xié)議的突發(fā)傳輸系統(tǒng)的同步問題。最后部分進行了算法的實現(xiàn)和仿真，所有實現(xiàn)的仿真均在QuartusⅡ下按照IEEE 802.16-2004協(xié)議的符號和前導字的結(jié)構(gòu)進行。 本文的主要工作：(1)采用自相關(guān)和互相關(guān)聯(lián)合檢測算法同時完成幀到達檢測和符號同步估計，只用接收數(shù)據(jù)的符號位做相關(guān)運算，有效地解決了判決門限需要變化的問題，同時也減少了資源的消耗；(2)在時域分數(shù)倍頻偏估計時，利用基于流水線結(jié)構(gòu)的Cordic模塊計算長前導字共軛相乘后的相角，求出分數(shù)倍頻偏的估計值；(3)采用滑動窗口相關(guān)求和的方法估計整數(shù)倍頻偏值，在此只用頻域數(shù)據(jù)的符號位做相關(guān)運算，有效地解決了傳統(tǒng)算法估計速度慢的缺點，同時也減少了資源的消耗。
上傳時間： 2013-05-23
上傳用戶：宋桃子
在工業(yè)領(lǐng)域中，經(jīng)常需要在產(chǎn)品表面留下永久性的標識，通常作為便于今后追蹤的商標、流水號、日期等等。特別在機械行業(yè)對零部件的管理，在市場上需要對其進行識別和質(zhì)量跟蹤。機械行業(yè)在零部件上的標記打印在追求美觀的同時，要求有一定的打印速度和打印深度。標記打印能夠為企業(yè)提供產(chǎn)品的可追溯性，更好的貫徹IS09000標準。 由于傳統(tǒng)的標記打印在打印效率、美觀以及防偽等方面存在問題，不適應現(xiàn)代化大生產(chǎn)要求，而激光打印技術(shù)雖然較好的克服了傳統(tǒng)工藝的許多缺點，但激光器在惡劣的生成現(xiàn)場缺乏長期穩(wěn)定性的工作特點的制約，不能完全滿足生產(chǎn)實際的需要。為了彌補上述不足，適應大批量生產(chǎn)發(fā)展需要，氣動標記打印技術(shù)成為一種較好的選擇。 本課題在分析了現(xiàn)在市場上存在氣動標記刻印系統(tǒng)的優(yōu)缺點后，針對現(xiàn)有的標記打印機打印速度相對較慢，打印精度相對較低以及控制軟件不靈活的缺點，設計了一套新的控制方案，使用FPGA作為核心控制器，配合PC機標記打印軟件工作，代替以往PC或單片機的控制。該方案充分利用了FPGA可以高速并行工作的特點，能夠高精度平穩(wěn)的輸出控制脈沖，使打印過程平穩(wěn)進行。 本文描述了從總體方案設計到一些關(guān)鍵模塊的設計思路和設計細節(jié)。根據(jù)設計要求，總體方案中提出了整個控制系統(tǒng)的劃分和關(guān)鍵設計指標上的考慮。在硬件設計方面完成硬件電路設計，包括接口電路設計和抗干擾設計；在設計FPGA控制器時，采用了優(yōu)化后的比較積分直線插補算法使得輸出的插補脈沖均勻穩(wěn)定；采用梯形速率控制算法，克服了速度突變情況時的失步或過沖現(xiàn)象；在軟件方面，新開發(fā)了一套PC工業(yè)標記系統(tǒng)軟件，采用了多線程技術(shù)和TTF矢量字庫等技術(shù)。 整套標記打印系統(tǒng)經(jīng)過較長時間的運行調(diào)試，表現(xiàn)穩(wěn)定，現(xiàn)已經(jīng)試用性投放市場．從生產(chǎn)廠家重慶恒偉精密機械有限公司和客戶的反饋信息來看，系統(tǒng)工作穩(wěn)定，打印速度達到設計指標，能夠在256細分下驅(qū)動電機平穩(wěn)快速運動，打印精度高，達到市場領(lǐng)先水平，并且得到客戶充分的肯定。
標簽： 工業(yè) 標記 控制系統(tǒng)
上傳時間： 2013-06-21
上傳用戶：rishian
在數(shù)字通信中，采用差錯控制技術(shù)(糾錯碼)是提高信號傳輸可靠性的有效手段，并發(fā)揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復雜程度相同的情況下，卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼是基于碼的代數(shù)結(jié)構(gòu)；而概率譯碼不僅基于碼的代數(shù)結(jié)構(gòu)，還利用了信道的統(tǒng)計特性，能充分發(fā)揮卷積碼的特點，使譯碼錯誤概率達到很小。 卷積碼譯碼器的設計是由高性能的復雜譯碼器開始的，對于概率譯碼最初的序列譯碼，隨著譯碼約束長度的增加，其譯碼錯誤概率可達到非常小。后來慢慢地向低性能的簡單譯碼器演化，對不太長的約束長度，維特比(Viterbi)算法是非常實用的。維特比算法是一種最大似然的譯碼方法。當編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡單。 目前，卷積碼在數(shù)傳系統(tǒng)，尤其是在衛(wèi)星通信、移動通信等領(lǐng)域已被廣泛應用。 本論文對卷積碼編碼和Viterbi譯碼的設計原理及其FPGA實現(xiàn)方案進行了研究。同時，將交織和解交織技術(shù)應用于編碼和解碼的過程中。 首先，簡要介紹了卷積碼的基礎知識和維特比譯碼算法的基本原理，并對硬判決譯碼和軟判決譯碼方法進行了比較。其次，討論了交織和解交織技術(shù)及其在糾錯碼中的應用。然后，介紹了FPGA硬件資源和軟件開發(fā)環(huán)境Quartus Ⅱ，包括數(shù)字系統(tǒng)的設計方法和設計規(guī)則。再有，對基于FPGA的維特比譯碼器各個模塊和相應算法實現(xiàn)、優(yōu)化進行了研究。最后，在Quartus Ⅱ平臺上對硬判決譯碼和軟判決譯碼以及有無交織等不同情況進行了仿真，并根據(jù)仿真結(jié)果分析了維特比譯碼器的性能。 分析結(jié)果表明，系統(tǒng)的誤碼率達到了設計要求，從而驗證了譯碼器設計的可靠性，所設計基于FPGA的并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膱龊稀?/p>
上傳時間： 2013-04-24
上傳用戶：zhenyushaw
目前，數(shù)字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領(lǐng)域，信號處理算法理論己趨于成熟，但其具體硬件實現(xiàn)方法卻值得探討。FPGA是近年來廣泛應用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點，大大推動了數(shù)字系統(tǒng)設計的單片化、自動化，縮短了單片數(shù)字系統(tǒng)的設計周期、提高了設計的靈活性和可靠性，在超高速信號處理和實時測控方面有非常廣泛的應用。本文對FPGA的數(shù)據(jù)采集與處理技術(shù)進行研究，基于FPGA在數(shù)據(jù)采樣控制和信號處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點，把FPGA作為整個數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究內(nèi)容如下： FPGA的單片系統(tǒng)研究。針對數(shù)據(jù)采集與處理，對FPGA進行選型，設計了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個控制系統(tǒng)分為三個部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊。 多通道采樣控制模塊的設計。利用4片AD7506和一片AD7862對64路模擬量進行周期采樣，分別設計了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進行了仿真，完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設計。FFT算法在數(shù)字信號處理中占有重要的地位，因此本文研究了FFT的硬件實現(xiàn)結(jié)構(gòu)，提出了用FPGA實現(xiàn)FFT的一種設計思想，給出了總體實現(xiàn)框圖。分別設計了旋轉(zhuǎn)因子復數(shù)乘法器，碟形運算單元，存儲器，控制器，并分別進行了仿真。重點設計實現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設計實現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運算速度，降低了運算復雜度。理論分析和仿真結(jié)果表明，狀態(tài)機控制器成功地對各個模塊進行了有序、協(xié)調(diào)的控制。 存儲控制模塊的設計。利用閃存芯片K9K1G08UOA對采集處理后的數(shù)據(jù)進行存儲，設計了FPGA與閃存的硬件連接，設計了存儲控制模塊。 本文對FFT算法的硬件實現(xiàn)進行了研究，結(jié)合單片系統(tǒng)的特點，把整個系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊進行設計和仿真。設計采用VHDL編寫程序的源代碼。仿真測試結(jié)果表明，此FPGA單片系統(tǒng)可完成對實時信號的高速采集與處理。
標簽： FPGA 數(shù)據(jù)采集 處理技術(shù)
上傳時間： 2013-07-06
上傳用戶：eclipse
隨著微電子技術(shù)的高速發(fā)展，實時圖像處理在多媒體、圖像通信等領(lǐng)域有著越來越廣泛的應用。FPGA就是硬件處理實時圖像數(shù)據(jù)的理想選擇，基于FPGA的圖像處理專用系統(tǒng)的研究將成為信息產(chǎn)業(yè)的新熱點。 本文詳細介紹了一種實時監(jiān)控圖像處理系統(tǒng)的設計方案，實現(xiàn)了具有前端視頻采集系統(tǒng)、圖像預處理功能系統(tǒng)、圖像顯示系統(tǒng)。該系統(tǒng)采用Altera公司的FPGA芯片作為中央處理器，由視頻采集模塊、異步FIFO模塊、視頻解碼模塊、I
上傳時間： 2013-06-20
上傳用戶：wc412467303
圖像處理技術(shù)是信息科學中近幾十年來發(fā)展最為迅速的學科之一。目前，數(shù)字圖像處理技術(shù)被廣泛應用于航空航體、通信、醫(yī)學及工業(yè)生產(chǎn)領(lǐng)域中。圖像處理系統(tǒng)的硬件實現(xiàn)一般來講有三種方式：專用的圖像處理器件主要有專用集成芯片(Application SpecificIntegrated Circuit)、數(shù)字信號處理器(Digital Signal Process)和現(xiàn)場可編程門陣列(FieldProgrammable GateArray)以及相關(guān)電路組成。它們可以實時高速完成各種圖像處理算法。圖像處理中，低層的圖像預處理的數(shù)據(jù)量很大，要求處理速度快，但運算結(jié)果相對比較簡單。相對于其他兩種系統(tǒng)，基于FPGA的圖像處理系統(tǒng)非常合適用于圖像的預處理。 本文設計了一種基于FPGA的圖像處理系統(tǒng)。它的主要功能有：對攝像頭送來的視頻數(shù)據(jù)進行采集，并把它數(shù)字化；實現(xiàn)中值濾波和邊緣檢測這兩種圖像增強算法；將數(shù)字視頻信號轉(zhuǎn)換為模擬信號。 圖像處理系統(tǒng)由主處理器單元、圖像編碼單元和圖像解碼單元三部分組成。FPGA作為整個系統(tǒng)的核心器件，不僅要模擬出12C總線協(xié)議，完成視頻解碼芯片和編碼芯片的初始化；還要對視頻流同步信號提取，實現(xiàn)圖像采集控制，并將圖像信號存儲在SRAM中；圖像增強算法也是在FPGA中實現(xiàn)。采用PHILIPS公司的專用視頻解碼芯片SAA7111A將模擬視頻轉(zhuǎn)化數(shù)字視頻；視頻編碼芯片SAA7121完成數(shù)字視頻到模擬視頻的轉(zhuǎn)化。
標簽： FPGA 圖像處理系統(tǒng)
上傳時間： 2013-07-19
上傳用戶：標點符號
實時紅外圖像處理是紅外成像制導的關(guān)鍵技術(shù)。本課題來源于兵器工業(yè)部第209研究所承擔研制的紅外成像制導技術(shù)背景下的紅外圖像信息處理機項目。 本文在總結(jié)國內(nèi)外研究現(xiàn)狀的基礎上，做了大量紅外圖像信息處理系統(tǒng)硬件部分的設計工作。主要有以下幾點： 1．系統(tǒng)方案和總體結(jié)構(gòu)設計 在分析比較目前幾種主流系統(tǒng)方案后，將紅外圖像處理機設計成“雙FPGA+雙DSP+CPCI”結(jié)構(gòu)。選用ADI公司TigerSHARK系列的DSP芯片ADSP-TS201作為系統(tǒng)高層算法處理的核心處理器，選用Altera公司的FPGA芯片StratixⅡ EP2S60F67214作為底層算法處理和接口控制的核心，選用高速CPCI總線作為紅外圖像信息處理機與主機的通訊橋梁。 2．FPGA部分的設計是本課題的核心，對FPGA部分進行了設計和調(diào)試 (1)圖像預處理模塊：FPGA負責系統(tǒng)的底層預處理算法和相應控制。首先對采集來的圖像數(shù)據(jù)進行中值濾波和直方圖統(tǒng)計，然后按照鏈路口(Linkport)的通信協(xié)議，將預處理后的圖像數(shù)據(jù)實時地從FPGA傳給DSP。 (2)DSP-CPCI橋接模塊：FPGA負責DSP與CPCI的接口，將DSP處理后的結(jié)果通過DSP-CPCI橋接模塊傳給主機。 聯(lián)調(diào)實驗測試表明，實時紅外圖像信息處理成功實現(xiàn)了對典型紅外目標的檢測、識別和跟蹤，從而驗證系統(tǒng)核心FPGA部分的設計是成功的。
上傳時間： 2013-07-13
上傳用戶：gjzeus
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
