本文首先對eMMC5.0規范進行了研究總結，并在此基礎上根據系統指標提出了整體設計方案。存儲器以FPGA作為主控制器，按照功能劃分為SFP光纖接口模塊、DDR3高速緩存模塊、eMMC陣列存儲模塊和與上位機通信的干兆網模塊。在系統邏輯設計中重點介紹了eMMC陣列控制邏輯的實現。通過對eMMC陣列的初始化單元、傳輸控制單元、命令接口單元以及陣列同步邏輯單元的設計，實現了eMMC陣列在HS400工作模式下的數據存儲。然后對系統其他模塊進行設計，配合完成整個系統的存儲功能。最后，依據設計方案，搭建了硬件測試平臺。使用ChipScope，IBERT等對各個模塊進行了在線調試。重點對eMMC陣列控制器進行了調試，并對SFP光纖接口模塊和DDR3高速緩存模塊的邏輯進行了驗證。結果表明，本文設計的使用eMMC新型存儲介質的高速固態存儲器能夠實現156MB/s的存儲帶寬，同時具有容量大、可移植強與系統升級容易等特點，滿足設計要求。本文開展的基于eMMC陣列的高速固態存儲器的研究與設計，為后續動態測試領域的應用奠定了基礎。關鍵詞：eMMC陣列，eMMC5.0，數據存儲器，HS400
上傳時間： 2022-06-19
上傳用戶：
摘要：本文介紹了一個基于ARM的線性CCD高速采集系統，系統中選擇了高速線性CCD和高速ADC，因為ADC的采祥速度相對ARM的工作時鐘頻率較慢，所以使用CPLD和FIFO作為A/D和ARM之間的1/0接口，它使電路工作在更加平穩、簡潔而易丁控制，同時也提高了ARM的工作效率。為了提高通信速度，這里采用通用申行總線（USB）技術米與PC進行通信。ARM是用來控制主處理器的數據采集，數據的計算和數據傳輸。結果證明，整個系統能高效運作。該系統可應用于高速數據采集及多路模擬信號的工作環境下。1引言在電氣化鐵路，為了擴大對電力機車受電弓的壽命，所以要使受電弓滑塊磨損均勻，接觸線的直線段（電氣化鐵路供電線）排列為曲折路線（彎段被安排成折線的形式）。之間的接觸線的定位點和受電弓軌道中心線距離稱為錯開值，這是一種接觸線的關鍵指標。錯開值是不可忽視的，這個值過小會影響到受電弓滑塊磨損的均勻性，從而影響到延長使用壽命的目的，然而，在某些情況下（比如陷入了激烈的風中），造成大范圍的在屋部的橫向運動（并且速度越快，受電弓的左右擺動越劇烈），按觸線將在某些部分將會超過受電弓的有效工作長度，從而使錯開，接觸線值超出標準范圍的錯開值，導致了當前連接的破壞，甚至導致了會產生受電弓事故的錯識運行。受電馬與滑觸線發生故障，將導致列車正常運行的中斷，從而對鐵路運輸產生嚴亞的影響。為了避免這些情況，錯開伯及其變化應經常性地予以測試。因此，一個機車的接觸線式在線監測系統，及與其配套的數據采集系統被開發出來，它的工作是實時地、迅速地計算錯開值。
上傳時間： 2022-06-23
上傳用戶：kingwide
SERDES是英文SERializer(串行器)/DESerializer(解串器)的簡稱。它是一種時分多路復用(TDM)、點對點的通信技術，即在發送端多路低速并行信號被轉換成高速串行信號，經過傳輸媒體(光纜或銅線)，最后在接收端高速串行信號重新轉換成低速并行信號。這種點對點的串行通信技術充分利用傳輸媒體的信道容量，減少所需的傳輸信道和器件引腳數目，從而大大降低通信成本。隨著對信息流量需求的不斷增長，傳統并行接口技術成為進一步提高數據傳輸速率的瓶頸。過去主要用于光纖通信的串行通信技術——SERDES正在取代傳統并行總線而成為高速接口技術的主流。本文闡述了介紹SERDES的架構、關鍵技術、SERDES硬件設計要點以及測試方法。
上傳時間： 2022-06-30
上傳用戶：
1范圍此部分定義了高速（發送速率高達1Mbps）介質訪問單元（MAU）和一些介質依賴特性（基于IS08802-3），包括CAN的物理層；一種應用于道路車輛中的串行通信協議支持分布式實時控制和多路復用；2標準參考以下參考文檔診斷這個文檔的應用是獨立的。對于數據參考，僅參考譯文。對于未標日期的參考，參考最新的譯文（包括任何修正）。ISO7637-3：1995，道路車輛-傳導導和耦合引起的電干擾-第三部分：正常12V或24V供電的車輛-除電源線外通過電容或電感耦合的電氣瞬態傳輸ISO/IEC8802-3，信息技術-系統間的電信通信及信息交換-局域網和城域網-特性需求-第三部分：載波監聽多路訪問/沖突檢測方法（CSMA/CD）和物理層規定。IS016845，道路車輛-控制器區域網絡（CAN）-一致性測試計劃
標簽： CAN
上傳時間： 2022-07-06
上傳用戶：
正交頻分復用（OFDM，Orthogonal Frequency Division Multiplexing）是當前一種非常熱門的通信技術。它即可以被看作是一種調制技術，也可以被看作是一種復用技術。由于它具有抗多徑衰落和頻譜利用率高的特點，因此被廣泛應用于高速數字通信領域，比如應用于IEEE 802.11a無線局域網（WLAN）的物理層等等。我的畢業設計的核心任務是：采用FPGA來實現一個基于OFDM技術的通信系統中的基帶數據處理部分，即調制解調器。其中發射部分的調制器包括：信道編碼（Reed-Solomon編碼），交織，星座映射，FFT和插入循環前綴等模塊。我另外制作了相應的解調器，可以實現上述功能的逆變換。另外，我還對OFDM技術，IEEE 802.11a的標準文獻，基于Simulink的OFDM模型和仿真，ALTERA公司的技術和IP Core的使用等方面進行了研究。這些在文章中都有體現。
上傳時間： 2022-07-29
上傳用戶：
中興仿真分冊.pdf 4.9M2020-03-03 15:50 HyperLynx仿真與PCB設計 張海風 著 306頁 67.9M.pdf 66.4M2020-03-03 15:50 數字信號完整性：互連、封裝的建模與仿真.pdf 28.8M2020-03-03 15:50 Cadence 高速電路板設計與仿真--信號與電源完整性分析.pdf 66.7M2020-03-03 15:50 SPECCTRAQuest電源完整性設計指導.pdf 2M2020-03-03 15:50 Altium Designer 16 電路設計與仿真從入門到精通 原書學習光盤資料.rar 1.33G2020-03-03 15:50 Cadence高速電路設計 Allegro Sigrity SIPIEMI設計指南.pdf 109.1M2020-03-03 15:50 伯格丁_信號完整性分析（國外電子與通信教材系列).pdf 12.5M2020-03-03 15:50 信號完整性揭秘-于博士SI設計手記.pdf 80.7M2020-03-03 15:50 高速PCB設計新手_入門及進階教程.rar 1.9M2020-03-03 15:50 PCB電流與信號完整性設計（美）道格拉斯·布魯克斯（DouglasBrooks）.pdf 58M2020-03-03 15:50 信號完整性問題和印制電路版設計.pdf 12.8M2020-03-03 15:50 Cadence高速電路板設計與仿真 信號與電源完整性分析.pdf 97.4M2020-03-03 15:50 Cadence高速電路設計Allegro Sigrity SIPIEMI設計指南 [陳蘭兵 主編] 2014年版.rar 85.8M2020-03-03 15:50 ADI技術指南合集（第一版）電路仿真和PCB設計.pdf 8.7M2020-03-03 15:50 中興通訊硬件一部巨作-信號完整性.pdf 777KB2020-03-03 15:50 MATLAB Simulink系統仿真超級學習手冊 [石良臣] 2014年版.pdf 112.7M2020-03-03 15:50 SI經典名著之一黑寶書——高速數字設計（完整版）.pdf 4.1M2020-03-03 15:50 ANSYS信號完整性分析與仿真實例.pdf 69.9M2020-03-03 15:50 高速PCB基礎理論及內存仿真技術 中文 PDF版 [5.2M].pdf
上傳時間： 2013-06-09
上傳用戶：eeworm
現代通信系統 MATLAB版 清晰書簽版
上傳時間： 2013-05-15
上傳用戶：eeworm
通信原理課件 PPT版
標簽： 通信原理
上傳時間： 2013-04-15
上傳用戶：eeworm
通信原理（高頻電子電路課件） PPT版
上傳時間： 2013-04-15
上傳用戶：eeworm
通信電子線路 PPT格式
上傳時間： 2013-04-15
上傳用戶：eeworm
