<input id="iwskc"></input>
網(wǎng)絡(luò)正在成為當(dāng)今社會通用通信的骨干力量,現(xiàn)代化的設(shè)備迫切需要解決如何簡潔高速的接入問題。涉及了基于FPGA 的嵌入式技術(shù)。簡要介紹了使用Xilinx 的EDK 和ISE 等工具的設(shè)計流程和設(shè)計實現(xiàn)支持TCP/ IP 協(xié)議的10M/ 100M/ 1000M以太網(wǎng)SOPC 系統(tǒng)的工程實例,并對涉及的關(guān)鍵技術(shù)進行了說明,列出了實物系統(tǒng)的指標(biāo)測試結(jié)果。關(guān)鍵詞 FPGA;EDK;SOPC;嵌入式開發(fā);EMAC;PowePc
標(biāo)簽： SOPC 千兆以太網(wǎng)
上傳時間： 2013-11-16
上傳用戶：66666
高速鐵路振動荷載的模擬研究
上傳時間： 2013-11-21
上傳用戶：qq527891923
傳統(tǒng)的TCP/IP協(xié)議重點在于保證數(shù)據(jù)傳輸?shù)目煽啃约傲髁靠刂疲趯崟r性要求相對較高的嵌入式領(lǐng)域， 其實時性方面的性能顯得不足。為此，對基于TCP/IP協(xié)議的嵌入式通信協(xié)議棧進行了分析，針對通信中的TCP擁塞控制問題進行了改進，有效地提高了TCP/IP協(xié)議的實時性。
上傳時間： 2013-11-25
上傳用戶：wmwai1314
運用低功耗C0rtex-M3微控制器STM32F103VBT6和FPGA芯片設(shè)計一種基于CAN總線的運動控制器。介紹系統(tǒng)的體系結(jié)構(gòu)、主要硬件設(shè)計和軟件結(jié)構(gòu)。利用FPGA高速處理能力實現(xiàn)控制算法，與外界通信采用STM32和CAN總線技術(shù)，系統(tǒng)穩(wěn)定可靠，另外，將設(shè)計好的FPGA程序或是C程序進行封裝，系統(tǒng)的可移植性強。
上傳時間： 2013-10-30
上傳用戶：woshini123456
基于LabVIEW和ARM的J1939協(xié)議通信系統(tǒng)設(shè)計
標(biāo)簽： LabVIEW J1939 ARM 協(xié)議
上傳時間： 2013-10-13
上傳用戶：toyoad
嵌入式 基于TI公司Cortex-M3的uart超級通信開發(fā) 實現(xiàn)兩個數(shù)相加求和
標(biāo)簽： Cortex-M uart TI公司 超級
上傳時間： 2013-11-18
上傳用戶：shuizhibai
基于ARMLinux的ZigBee無線通信系統(tǒng)實現(xiàn)
標(biāo)簽： ZigBee Linux ARM 無線通信系統(tǒng)
上傳時間： 2013-11-15
上傳用戶：refent
介紹了一種基于多DSP的并行處理系統(tǒng)設(shè)計與實現(xiàn)，以及其在分布式雷達(dá)組網(wǎng)航跡融合中的實際應(yīng)用。重點介紹了該系統(tǒng)由1塊系統(tǒng)主板和4塊TS201處理板卡組成的原理和結(jié)構(gòu)，即系統(tǒng)內(nèi)主板與處理板卡的板級并行設(shè)計、單塊板卡多DSP并行結(jié)構(gòu)的設(shè)計、板級間，單塊板卡內(nèi)傳輸通道的設(shè)計。通過具體應(yīng)用說明，該多DSP并行處理系統(tǒng)充分體現(xiàn)了航跡融合的實時、高速特性，作為硬件處理平臺具備高速、通用的特點。
標(biāo)簽： DSP 并行處理 系統(tǒng)研究
上傳時間： 2014-09-01
上傳用戶：671145514
為滿足能譜分析中多道脈沖幅度分析器A/D轉(zhuǎn)換的要求，設(shè)計了一種高速脈沖峰值保持電路。以高速電壓比較器LM311、采樣/保持芯片LF398作為主要器件，具有幅度判別、波形采樣、峰值保持、電荷泄放等功能，結(jié)構(gòu)簡單，易于調(diào)試。實驗表明：對于高速脈沖信號，該電路可以較好地甄別峰值并保持，性能可靠，響應(yīng)速度快，誤差小于1%。
上傳時間： 2013-11-17
上傳用戶：saharawalker
MotorolaMC68HC11單片機與微機的串行通信設(shè)計
標(biāo)簽： MotorolaMC 68 11 HC
上傳時間： 2013-10-16
上傳用戶：dingdingcandy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
