目前在各行各業(yè)中應(yīng)用種類繁多的測量儀器隨著儀器性能指標(biāo)要求的逐漸提升以及功能的不斷拓展，對儀器控制系統(tǒng)的實時性和集成化程度等性能的要求也越來越高。目前發(fā)展的趨勢是開放式、集成度向芯片級靠攏的高實時性儀器。針對目前傳統(tǒng)的系統(tǒng)設(shè)計存在著功能簡單、速度慢、實時性差、對數(shù)據(jù)的再加工處理能力極為有限等問題，本文根據(jù)課題需要提出了一種基于ARM+FPGA架構(gòu)的高速實時數(shù)據(jù)采集嵌入式系統(tǒng)方案，應(yīng)用在小功率半導(dǎo)體測量儀器上。方案采用三星S3C2410的ARM處理器進行管理控制，處理數(shù)據(jù)，界面顯示；Altera公司的Cyclone系列的1C12 FPGA器件用來進行高速數(shù)據(jù)采集，提高了系統(tǒng)的實時性和集成化程度。 本文首先給出了ARM+FPGA架構(gòu)的總體設(shè)計。硬件方面，簡要討論了ARM處理器的特點和優(yōu)勢，F(xiàn)PGA在高速采集和并行性上的優(yōu)勢，給出了硬件的總體結(jié)構(gòu)和主要部件及相關(guān)接口。軟件方面，研究了基于嵌入式Linux的嵌入式系統(tǒng)的構(gòu)建和BootLoader的啟動以及內(nèi)核和根文件系統(tǒng)的結(jié)構(gòu)，構(gòu)建了嵌入式Linux系統(tǒng)包括建立交叉開發(fā)環(huán)境，修改移植BootLoader和裁減移植Linux內(nèi)核，并且根據(jù)課題實際需要精簡建立了根文件系統(tǒng)。 為了滿足測量儀器的實時性，設(shè)計了ARM與FPGA的高速數(shù)據(jù)采集接口。進行了FPGA內(nèi)部與ARM接口相關(guān)部分的硬件電路設(shè)計；通過分析ARM與FPGA內(nèi)部時序的差異，針對ARM與FPGA內(nèi)部FIFO時序不匹配的問題，解決了測量儀器中高速數(shù)據(jù)采集與處理速度不匹配的問題。接著，通過研究Linux設(shè)備驅(qū)動基本原理和驅(qū)動程序的開發(fā)過程，設(shè)計了Linux下的FPGA數(shù)據(jù)采集接口驅(qū)動程序，并且實現(xiàn)了中斷傳輸。使得FPGA芯片通過高效可靠的驅(qū)動程序可以很好的與ARM進行通訊。 最后為了方便用戶操作，進行了人機交互系統(tǒng)的設(shè)計。為了降低成本和提高實用性利用FPGA芯片剩余的資源實現(xiàn)了對PS/2鍵盤鼠標(biāo)接口的控制，應(yīng)用到系統(tǒng)中，大大提高了人機交互能力；通過比較分析目前比較流行的幾種嵌入式GUI圖形設(shè)計工具的優(yōu)缺點，結(jié)合課題的實際情況選擇了MiniGUI作為課題圖形界面的開發(fā)。根據(jù)具體要求設(shè)計了適合測量儀器方面上使用的人機交互界面，并且移植到了ARM平臺上，給測量儀器的使用提供了更好的交互操作。 本課題完成了嵌入式Linux開發(fā)環(huán)境的建立，針對課題實際硬件電路設(shè)計修改移植了bootloader，裁減移植了內(nèi)核以及根文件系統(tǒng)的建立；設(shè)計了FPGA內(nèi)部硬件電路，解決了接口中ARM與FPGA時序不匹配的問題，實現(xiàn)了ARM與FPGA之間的高速數(shù)據(jù)采集；設(shè)計了高速采集接口在嵌入式Linux下的驅(qū)動程序以及中斷傳輸和應(yīng)用程序；合理設(shè)計了適合測量儀器使用的人機交互界面，并巧妙設(shè)計了PS/2鍵盤鼠標(biāo)接口，進一步提高了交互操作。
標(biāo)簽： ARMFPGA 嵌入式系統(tǒng)設(shè)計 測量儀器
上傳時間： 2013-06-21
上傳用戶：01010101
電力變壓器是電力系統(tǒng)的重要設(shè)備之一，其安全運行對于保障電力系統(tǒng)的安全可靠運行意義重大。對變壓器繞組進行狀態(tài)檢測和故障診斷，及時發(fā)現(xiàn)變壓器的事故隱患，避免事故的發(fā)生，對提高變壓器運行的安全可靠性，具有十分重要的意義。 本文分變壓器繞組變形檢測基礎(chǔ)、嵌入式系統(tǒng)設(shè)計基礎(chǔ)、硬件設(shè)計和軟件設(shè)計四個部分。前兩個部分主要介紹基礎(chǔ)的背景知識:首先簡要介紹了變壓器繞組變形的幾種測試方法與比較，重點介紹了頻響法的診斷原理與模型；然后介紹了嵌入式系統(tǒng)的概念與組成，特別是Linux在ARM上的相關(guān)移植。后面的兩個部分則在前面的理論基礎(chǔ)上分別從硬件和軟件介紹了如何實現(xiàn)基于嵌入式系統(tǒng)的變壓器繞組變形測試儀:在硬件部分中，利用S3C2410A自帶的USB控制器、LCD控制器、SD卡控制器，簡化了系統(tǒng)設(shè)計，并針對系統(tǒng)需要設(shè)計了掃頻信號發(fā)生器、數(shù)據(jù)高速采集與緩存等模塊；在軟件部分中，介紹了ARM基于Linux操作系統(tǒng)的I/O口、USB、LCD驅(qū)動的編寫，以及相關(guān)應(yīng)用程序的編寫包括數(shù)據(jù)采集部分程序、LCD、串口通訊程序等，同時本文充分考慮了通訊環(huán)節(jié)可能引起的延遲問題以及提高系統(tǒng)資源利用效率等因素，提出了將系統(tǒng)設(shè)計成多進程的思路，并實現(xiàn)之。
標(biāo)簽： ARM 變壓器 繞組變形 檢測系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：fsypc
摘要：本系統(tǒng)采用cPLD和AvR單片機作為邏輯控制核心，設(shè)計了姿態(tài)存儲測試系統(tǒng)，以實現(xiàn)姿態(tài)信息的采集、編幀和存儲。詳細(xì)介紹了姿態(tài)測試系統(tǒng)的工作原理和硬件設(shè)計。利用AVR單片機，控制數(shù)據(jù)的寫、讀、擦除操作，利用cPLD的邏輯控制功能完善了存儲測試系統(tǒng)的各個工作狀態(tài)，提高了存儲測試系統(tǒng)工作的可靠性。驗證了該系統(tǒng)可以完成對模擬信號的高速采樣和存儲。結(jié)合cPLD、AVR單]fit~ 1]Flash存儲器的優(yōu)點，實現(xiàn)了8通道數(shù)據(jù)的高速采集，其存儲容量大、噪聲小、功耗低。
標(biāo)簽： CPLD AVR 單片機 態(tài)測試
上傳時間： 2014-12-22
上傳用戶：skhlm
LAB7000系列邏輯分析儀是一款緊湊、快速調(diào)試數(shù)字電路設(shè)計強有力的便攜式邏輯分析儀；高速的USB2.0接口、高端的FPGA、強大的ARM處理器等組成的嵌入式系統(tǒng)全方位智能控制；高速、高效、高性能，幫你輕松搞定問題。LAB7000系列邏輯分析儀實現(xiàn)了業(yè)界領(lǐng)先的高帶寬、大容量的高速采集技術(shù)，采樣率從200M到1G不等，34通道每通道容量最高達128M；功能靈活強大，集邏輯分析儀、總線分析儀、協(xié)議分析儀、頻率計、邏輯筆等多種測量開發(fā)儀器之大成于一身，適用于各種數(shù)字電路的開發(fā)、測量、分析和調(diào)試工作，還為方便某些特殊的用戶提供定制插件服務(wù)，是電子研發(fā)、電子測量工程師、高校師生的科研開發(fā)和教學(xué)的得力助手。
上傳時間： 2013-10-14
上傳用戶：pzw421125
在本設(shè)計中，我們利用模塊化設(shè)計方法研制成功一個由超大規(guī)模集成電路 組成的高速數(shù)字信號處理系統(tǒng)，該系統(tǒng)以TMS320C30為CPU, TMS320C30的突出 的優(yōu)點是:能進行浮點運算和60ns的指令周期，所以能更有效的完成各種處理 算法，該系統(tǒng)可以將高速采集的數(shù)據(jù)經(jīng)過處理存入PC機，同時也可將數(shù)據(jù)輸出。 該系統(tǒng)具有如下功能: 1、高速數(shù)據(jù)運算能力TMS320C30指令周期為60ns，每秒執(zhí)行3300 萬次浮點運算，具有單周期雙數(shù)據(jù)讀取能力，保證了高速數(shù)據(jù)處理. 2、數(shù)據(jù)采集A/D能夠?qū)?6路模擬信號中的任意一路數(shù)據(jù)進行采樣，對 16路數(shù)據(jù)分時采樣，然后進行實時信號處理。 3, D/A數(shù)據(jù)轉(zhuǎn)換可完成兩路數(shù)據(jù)信號轉(zhuǎn)換成模擬信號。 4、通訊功能利用標(biāo)準(zhǔn)的RS232C與外部設(shè)備進行通訊，實現(xiàn)TMS320C30 與PC機之間通訊。 本文作為一個完整的高速數(shù)據(jù)采集處理系統(tǒng)，為今后數(shù)據(jù)采集與處理 提供了一個良好的方法。
標(biāo)簽：
上傳時間： 2013-12-25
上傳用戶：許小華
隨著科學(xué)技術(shù)的快速發(fā)展和數(shù)據(jù)采集系統(tǒng)的廣泛應(yīng)用，人們對數(shù)據(jù)采集系統(tǒng)的速度、精度、易操作性以及實時性的要求也在不斷地提高。通用串行總線USB作為一種新型的微機總線接口規(guī)范，以其使用方便、易于擴展、速度快等優(yōu)點而被廣泛地應(yīng)用于數(shù)據(jù)采集系統(tǒng)中。現(xiàn)場可編程門陣列最大的特點是結(jié)構(gòu)靈活，開發(fā)周期較短，適合于實時信號處理，已被廣泛應(yīng)用于通信、數(shù)據(jù)采集、圖像處理等諸多領(lǐng)域。 @@ 本文充分利用USB和FPGA的上述優(yōu)點，設(shè)計了一種基于USB2.0技術(shù)和FPGA技術(shù)相結(jié)合的高速數(shù)據(jù)采集系統(tǒng)。 @@ 首先，對數(shù)據(jù)采集基本理論及系統(tǒng)相關(guān)技術(shù)進行了簡單地介紹。 @@ 其次，對以ADC轉(zhuǎn)換器(TLC5510)、FPGA芯片(EP1C6Q240C8)為控制器和USB接口芯片(CY7C68013A-56，簡稱FX2)為主的數(shù)據(jù)采集系統(tǒng)進行了硬件設(shè)計和分析，并在此設(shè)計的基礎(chǔ)上給出相應(yīng)的原理圖、PCB。硬件設(shè)計主要包括FPGA與ADC和FX2之間的接口電路設(shè)計以及硬件邏輯設(shè)計。 @@ 再次，根據(jù)系統(tǒng)需求，對系統(tǒng)軟件部分進行了設(shè)計，分三部分：一是為滿足FX2在USB上的最大傳輸速率而編寫的固件程序；二是在PC機中的WindowsXP系統(tǒng)下利用GPD編寫USB設(shè)備驅(qū)動程序；三是充分了解FX2的主要功能特點，并編寫出應(yīng)用程序。 @@ 最后，對系統(tǒng)的軟硬件進行了調(diào)試，給出了調(diào)試結(jié)果和分析，對出現(xiàn)的問題給出了解決方案。結(jié)果表明，系統(tǒng)符合設(shè)計要求。 @@關(guān)鍵詞：USB2.0；FPGA；SOPC；數(shù)據(jù)采集；固件；
上傳時間： 2013-06-21
上傳用戶：cath
高速大容量數(shù)據(jù)采集存儲技術(shù)在通信、航天、氣象、雷達等多個領(lǐng)域中擁有著廣泛應(yīng)用。各領(lǐng)域科技與信息技術(shù)不斷發(fā)展，對數(shù)據(jù)的采集和傳輸速率要求越來越高，對數(shù)據(jù)存儲的速度和容量要求也越來越高。高速數(shù)據(jù)存儲主要包括存儲介質(zhì)選取、存儲器控制、數(shù)據(jù)存儲和總線應(yīng)用等，如何實時、高速、連續(xù)大量地采集存儲數(shù)據(jù)是一個關(guān)鍵性問題。 本文設(shè)計了一種基于FPGA控制的高速數(shù)據(jù)采集存儲系統(tǒng)。該系統(tǒng)選用符合ATA-6規(guī)范的IDE硬盤作為數(shù)據(jù)存儲介質(zhì)，采用RAID0配置的磁盤陣列形式，并配合板載的128MB內(nèi)存實現(xiàn)對數(shù)據(jù)的高速大容量穩(wěn)定存儲。 該磁盤陣列同時管理五個IDE硬盤，平均數(shù)據(jù)流達到250MB/s，峰值傳輸速率達到500MB/s，也可以擴展更多硬盤構(gòu)成大容量的磁盤陣列。系統(tǒng)采用PCI-9054橋芯片與計算機連接，可同時存儲四路AD數(shù)據(jù)，可以通過人機交互界面實時監(jiān)控數(shù)據(jù)采集情況，在計算機上實現(xiàn)整個磁盤陣列的實時控制。
標(biāo)簽： FPGA 高速數(shù)據(jù) 采集
上傳時間： 2013-06-14
上傳用戶：2404
隨著計算機技術(shù)的突飛猛進以及移動通訊技術(shù)在日常生活中的不斷深入，數(shù)據(jù)采集不斷地向多路、高速、智能化的方向發(fā)展。本文針對此需求，實現(xiàn)了一種應(yīng)用FPGA的多路、高速的數(shù)據(jù)采集系統(tǒng)，從而為測量儀器提供良好的采集數(shù)據(jù)。 本文設(shè)計了一種基于AD+FPGA+DSP的多路數(shù)據(jù)采集處理系統(tǒng)，針對此系統(tǒng)設(shè)計了基于AD9446的模數(shù)轉(zhuǎn)換采集板，再將模數(shù)轉(zhuǎn)換采集板的數(shù)據(jù)傳送至基于FPGA的采集控制模塊進行數(shù)據(jù)的壓縮以及緩沖存儲，最后由DSP調(diào)入數(shù)據(jù)進行數(shù)據(jù)的處理。本文的設(shè)計主要分為兩部分，一部分為模數(shù)轉(zhuǎn)換采集板的設(shè)計與調(diào)試，另一部分為采集控制模塊的設(shè)計與仿真。 經(jīng)設(shè)計與調(diào)試，模數(shù)轉(zhuǎn)換模塊可為系統(tǒng)提供穩(wěn)定可靠的數(shù)據(jù)，能穩(wěn)定工作在百兆的頻率下；采集控制模塊能實時地完成數(shù)據(jù)壓縮與數(shù)據(jù)緩沖，并能通過時鐘管理模塊來控制前端AD的采樣，該模塊也能穩(wěn)定工作在百兆的頻率下。該系統(tǒng)為多路、高速的數(shù)據(jù)采集系統(tǒng)，并能穩(wěn)定工作，從而能滿足電子測量儀器的要求。關(guān)鍵詞：數(shù)據(jù)采集；FPGA；AD9446
標(biāo)簽： FPGA 高速數(shù)據(jù) 采集
上傳時間： 2013-06-04
上傳用戶：zzy7826
數(shù)據(jù)采集處理技術(shù)是現(xiàn)代信號處理的基礎(chǔ)，廣泛應(yīng)用于雷達、聲納、軟件無線電、瞬態(tài)信號測試等領(lǐng)域。隨著信息科學(xué)的飛速發(fā)展，人們面臨的信號處理任務(wù)越來越繁重，對數(shù)據(jù)采集處理系統(tǒng)的要求也越來越高。近年來FPGA由于其設(shè)計靈活性、更強的適應(yīng)性及可重構(gòu)性，結(jié)合SDRAM的高速、大容量、價格優(yōu)勢，在設(shè)計高速實時數(shù)據(jù)采集系統(tǒng)時受到了廣泛的關(guān)注。 本課題重點研究了基于FPGA與DDR2-SDRAM的高速實時數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)技術(shù)，為需要大容量存儲器的系統(tǒng)設(shè)計提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構(gòu)造與工作原理的基礎(chǔ)上，結(jié)合成熟的商業(yè)化IP核，提出了基于FPGA與DDR2-SDRAM的高速實時數(shù)據(jù)采集系統(tǒng)的設(shè)計方案，并從總體設(shè)計構(gòu)想到各邏輯細(xì)節(jié)實現(xiàn)都進行了詳細(xì)描述。根據(jù)DDR2-SDRAM的特點，選擇合適的內(nèi)存調(diào)度方案，采用Verilog HDL語言設(shè)計實現(xiàn)了該高速實時數(shù)據(jù)采集系統(tǒng)，并對系統(tǒng)功能進行驗證與分析，結(jié)果表明本設(shè)計完全能夠滿足系統(tǒng)的性能指標(biāo)。
上傳時間： 2013-06-24
上傳用戶：wangrong
數(shù)據(jù)采集系統(tǒng)是信號與信息處理系統(tǒng)中不可缺少的重要組成部分，同時也是軟件無線電系統(tǒng)中的核心模塊，在現(xiàn)代雷達系統(tǒng)以及無線基站系統(tǒng)中的應(yīng)用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應(yīng)性及靈活性的要求，并充分體現(xiàn)在高性能FPGA平臺上設(shè)計SOC系統(tǒng)的思路，本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設(shè)計方案及實現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁，發(fā)揮了極其重要的作用。通過FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設(shè)計，并且使系統(tǒng)具有了較高的可適應(yīng)性、可擴展性和可調(diào)試性。 在時序數(shù)字邏輯設(shè)計上，充分利用FPGA中豐富的時序資源，如鎖相環(huán)PLL、觸發(fā)器，緩沖器FIFO、計數(shù)器等，能夠方便的完成對系統(tǒng)輸入輸出時鐘的精確控制以及根據(jù)系統(tǒng)需要對各處時序延時進行修正。 在存儲器設(shè)計上，采用FPGA片內(nèi)存儲器。可根據(jù)系統(tǒng)需要隨時進行設(shè)置，并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調(diào)整。 在傳輸接口設(shè)計上，采用并行接口和PCI總線接口的兩種數(shù)據(jù)傳輸模式。通過FPGA中的宏功能模塊和IP資源實現(xiàn)了對這兩種接口的邏輯控制，可使系統(tǒng)方便的在兩種傳輸模式下進行切換。 在系統(tǒng)工作過程控制上，通過VB程序編寫了應(yīng)用于PC端的上層控制軟件。并通過并行接口實現(xiàn)了PC和FPGA之間的交互，從而能夠方便的在PC機上完成對系統(tǒng)工作過程的控制和工作模式的選擇。 在系統(tǒng)調(diào)試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實時準(zhǔn)確的驗證了在系統(tǒng)整個傳輸過程中數(shù)據(jù)的正確性和時序性，并極大的降低了用常規(guī)儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設(shè)計進行了詳細(xì)分析，并對每個模塊都給出了精確的仿真結(jié)果。同時，文中還在其它章節(jié)詳細(xì)介紹了系統(tǒng)的硬件電路設(shè)計、并行接口設(shè)計、PCI接口設(shè)計、PC端控制軟件設(shè)計以及用于調(diào)試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統(tǒng)的仿真結(jié)果和測試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計圖、實物圖及注釋詳細(xì)的相關(guān)源程序清單。
標(biāo)簽： FPGA 控制 高速數(shù)據(jù)
上傳時間： 2013-07-09
上傳用戶：sdfsdfs
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
