高速數(shù)字電路設(shè)計(jì)，實(shí)用
標(biāo)簽： 高速數(shù)字 電路設(shè)計(jì) 華為
上傳時(shí)間： 2013-10-10
上傳用戶(hù)：kelimu
一種新型高速電磁閥驅(qū)動(dòng)電路
標(biāo)簽： 高速電磁閥 驅(qū)動(dòng)電路
上傳時(shí)間： 2013-10-30
上傳用戶(hù)：zoudejile
華為《高速數(shù)字電路設(shè)計(jì)教材》
標(biāo)簽： 華為 高速數(shù)字電路 設(shè)計(jì)教材
上傳時(shí)間： 2014-12-23
上傳用戶(hù)：frank1234
本書(shū)內(nèi)容包括三大部分：第1 部分從運(yùn)算放大器的基本概念和理論出發(fā)，重點(diǎn)介紹了運(yùn)算放大器的原理與設(shè)計(jì)，以及在各種電子系統(tǒng)中的應(yīng)用，包括視頻應(yīng)用、RF/IF 子系統(tǒng)(乘法器、調(diào)制器和混頻器)等;第2 部分主要介紹了高速采樣和高速ADC 及其應(yīng)用、高速DAC 及其應(yīng)用、以及DDS 系統(tǒng)與接收機(jī)子系統(tǒng)等;第3 部分介紹了有關(guān)高速硬件設(shè)計(jì)技術(shù)，如仿真、建模、原型、布局、去藕與接地，以及EMI 與RFI設(shè)計(jì)考慮等。 書(shū)中內(nèi)容既有完整的理論分析，又有具體的實(shí)際應(yīng)用電路，還包括許多應(yīng)用技巧。特別適合電子電路與系統(tǒng)設(shè)計(jì)工程師、高等院校相關(guān)專(zhuān)業(yè)師生閱讀。
標(biāo)簽： ADI 處理器 高速設(shè)計(jì)
上傳時(shí)間： 2013-11-16
上傳用戶(hù)：qitiand
設(shè)計(jì)了一種用于高速ADC中的高速高增益的全差分CMOS運(yùn)算放大器。主運(yùn)放采用帶開(kāi)關(guān)電容共模反饋的折疊式共源共柵結(jié)構(gòu)，利用增益提高和三支路電流基準(zhǔn)技術(shù)實(shí)現(xiàn)一個(gè)可用于12~14 bit精度，100 MS/s采樣頻率的高速流水線（Pipelined）ADC的運(yùn)放。設(shè)計(jì)基于SMIC 0.25 μm CMOS工藝，在Cadence環(huán)境下對(duì)電路進(jìn)行Spectre仿真。仿真結(jié)果表明，在2.5 V單電源電壓下驅(qū)動(dòng)2 pF負(fù)載時(shí)，運(yùn)放的直流增益可達(dá)到124 dB，單位增益帶寬720 MHz，轉(zhuǎn)換速率高達(dá)885 V/μs，達(dá)到0.1%的穩(wěn)定精度的建立時(shí)間只需4 ns，共模抑制比153 dB。
標(biāo)簽： CMOS 增益提高 運(yùn)算 放大器設(shè)計(jì)
上傳時(shí)間： 2014-12-23
上傳用戶(hù)：jiiszha
通常認(rèn)為如果數(shù)字邏輯電路的頻率達(dá)到或者超過(guò)45MHZ~50MHZ，而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)電子系統(tǒng)一定的份量（比如說(shuō)1/3），就稱(chēng)為高速電路。
標(biāo)簽： 高速電路
上傳時(shí)間： 2014-12-23
上傳用戶(hù)：baby25825
本文結(jié)合研究所科研項(xiàng)目需要，基于16 位高速ADC 芯片LTC2204，設(shè)計(jì)了一種滿(mǎn)足課題要求的高速度高性能的16 位模數(shù)轉(zhuǎn)換板卡方案。該方案中的輸入電路和時(shí)鐘電路采用差分結(jié)構(gòu)，輸出電路采用鎖存器隔離結(jié)構(gòu)，電源電路采用了較好的去耦措施，并且注重了板卡接地設(shè)計(jì)，使其具有抗噪聲干擾能力強(qiáng)、動(dòng)態(tài)性能好、易實(shí)現(xiàn)的特點(diǎn)。
標(biāo)簽： 模數(shù)轉(zhuǎn)換 模塊 動(dòng)態(tài) 性能測(cè)試
上傳時(shí)間： 2013-11-10
上傳用戶(hù)：cc1
以某高速實(shí)時(shí)頻譜儀為應(yīng)用背景，論述了5 Gsps采樣率的高速數(shù)據(jù)采集系統(tǒng)的構(gòu)成和設(shè)計(jì)要點(diǎn)，著重分析了采集系統(tǒng)的關(guān)鍵部分高速ADC（analog to digital，模數(shù)轉(zhuǎn)換器）的設(shè)計(jì)、系統(tǒng)采樣時(shí)鐘設(shè)計(jì)、模數(shù)混合信號(hào)完整性設(shè)計(jì)、電磁兼容性設(shè)計(jì)和基于總線和接口標(biāo)準(zhǔn)（PCI Express）的數(shù)據(jù)傳輸和處理軟件設(shè)計(jì)。在實(shí)現(xiàn)了系統(tǒng)硬件的基礎(chǔ)上，采用Xilinx公司ISE軟件的在線邏輯分析儀（ChipScope Pro）測(cè)試了ADC和采樣時(shí)鐘的性能，實(shí)測(cè)表明整體指標(biāo)達(dá)到設(shè)計(jì)要求。給出上位機(jī)對(duì)采集數(shù)據(jù)進(jìn)行處理的結(jié)果，表明系統(tǒng)實(shí)現(xiàn)了數(shù)據(jù)的實(shí)時(shí)采集存儲(chǔ)功能。
標(biāo)簽： Gsps 高速數(shù)據(jù) 采集系統(tǒng)
上傳時(shí)間： 2014-11-26
上傳用戶(hù)：黃蛋的蛋黃
電子發(fā)燒友網(wǎng)為大家提供了新一代高速定位模塊QD75M詳解，希望看完之后你對(duì)高速定位模塊QD75M有一個(gè)全面的認(rèn)識(shí)。
上傳時(shí)間： 2013-10-22
上傳用戶(hù)：stvnash
訊號(hào)路徑設(shè)計(jì)講座(9)針對(duì)高速應(yīng)用的電流回授運(yùn)算放大器電流回授運(yùn)算放大器架構(gòu)已成為各類(lèi)應(yīng)用的主要解決方案。該放大器架構(gòu)具有很多優(yōu)勢(shì)，并且?guī)缀蹩蓪?shí)施于任何需要運(yùn)算放大器的應(yīng)用當(dāng)中。電流回授放大器沒(méi)有基本的增益頻寬產(chǎn)品的局限，隨著訊號(hào)振幅的增加，而頻寬損耗依然很小就證明了這一點(diǎn)。由于大訊號(hào)具有極小的失真，所以在很高的頻率情況下這些放大器都具有極佳的線性度。電流回授放大器在很寬的增益范圍內(nèi)的頻寬損耗很低，而電壓回授放大器的頻寬損耗卻隨著增益的增加而增加。準(zhǔn)確地說(shuō)就是電流回授放大器沒(méi)有增益頻寬產(chǎn)品的限制。當(dāng)然，電流回授放大器也不是無(wú)限快的。變動(dòng)率受制于晶體管本身的速度限制（而非內(nèi)部偏置(壓)電流）。這可以在給定的偏壓電流下實(shí)現(xiàn)更大的變動(dòng)率，而無(wú)需使用正回授和其它可能影響穩(wěn)定性的轉(zhuǎn)換增強(qiáng)技術(shù)。那么，我們?nèi)绾蝸?lái)建立這樣一個(gè)奇妙的電路呢？電流回授運(yùn)算放大器具有一個(gè)與差動(dòng)對(duì)相對(duì)的輸入緩沖器。輸入緩沖器通常是一個(gè)射極追隨器或類(lèi)似的器件。非反向輸入是高阻抗的，而緩沖器的輸出（即放大器的反向輸入）是低阻抗的。相反，電壓回授放大器的2個(gè)輸入均是高阻抗的。電流回授運(yùn)算放大器輸出的是電壓，而且與透過(guò)稱(chēng)為互阻抗Z(s)的復(fù)變函數(shù)流出或流入運(yùn)算放大器的反向輸入端的電流有關(guān)。在直流電情況下，互阻抗很高（與電壓回授放大器類(lèi)似），并且隨著頻率的增加而單極滾降。
標(biāo)簽： 電流 運(yùn)算放大器
上傳時(shí)間： 2013-10-19
上傳用戶(hù)：黃蛋的蛋黃
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
