高速數字電路設計教材 華為黑魔手冊翻譯
上傳時間： 2013-07-20
上傳用戶：ZHWKLIU
本文首先在介紹多用戶檢測技術的原理以及系統模型的基礎上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術的接收機結構。 接著，針對WCDMA反向鏈路信道結構，介紹了擴頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關特性和互相關特性，指出了存在多址干擾和多徑干擾的根源。在此基礎上，給出了解相關檢測器的數學公式推導和結構框圖，并仿真研究了用戶數、擴頻比、信道估計精度等參數對系統性能的影響。 常規的干擾抵消是基于chip級上的抵消，需要對用戶信號重構，因此具有較高的復雜度。在解相關檢測器的基礎上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權值、干擾抵消級數等參數的最佳取值，并進行了算法性能比較。仿真結果驗證了該算法的有效性。 最后，介紹了WCDMA系統移動臺解復用技術的硬件實現，在FPGA平臺上分別實現了與基站和安捷倫8960儀表的互聯互通。
上傳時間： 2013-07-29
上傳用戶：jiangxin1234
偏振模色散(PMD)是限制光通信系統向高速率和大容量擴展的主要障礙，尤其是160Gb/s光傳輸系統中，由PMD引起的脈沖畸變現象更加嚴重。為了克服PMD帶來的危害，國內外已經開始了對PMD補償的研究。但是目前的補償系統復雜、成本高且補償效果不理想，因此采用前向糾錯(FEC)和偏振擾偏器配合抑制PMD的方法，可以實現低成本的PMD補償。 在實驗中將擾偏器連入光時分復用系統，通過觀察其工作前后的脈沖波形，發現擾偏器的應用改善了系統的性能。隨著系統速率的提高，對擾偏器速率的要求也隨之提高，目前市場上擾偏器的速率無法滿足160Gb/s光傳輸系統要求。通過對偏振擾偏器原理的分析，決定采用高速控制電路驅動偏振控制器的方法來實現高速擾偏器的設計。擾偏器采用鈮酸鋰偏振控制器，其響應時間小于100ns，是目前偏振控制器能夠達到的最高速率，但是將其用于160Gb/s高速光通信系統擾偏時，這個速率仍然偏低，因此，提出采用多段鈮酸鋰晶體并行擾偏的方法，彌補鈮酸鋰偏振控制器速率低的問題。通過對幾種處理器的分析和比較，選擇DSP+FPGA作為控制端，DSP芯片用于產生隨機數據，FPGA芯片具有豐富的I/O引腳，工作頻率高，可以實現大量數據的快速并行輸出。這樣的方案可以充分發揮DSP和FPGA各自的優勢。另外對數模轉換芯片也要求響應速度快，本論文以FPGA為核心，完成了FPGA與其它芯片的接口電路設計。在QuartusⅡ集成環境中進行FPGA的開發，使用VHDL語言和原理圖輸入法進行電路設計。 本文設計的偏振擾偏器在高速控制電路的驅動下，可以實現大量的數據處理，采用多段鈮酸鋰晶體并行工作的方法，可以提高偏振擾偏器的速率。利用本方案制作的擾偏器具有高擾偏速率，適合應用于160Gb/s光通信系統中進行PMD補償。
上傳時間： 2013-04-24
上傳用戶：suxuan110425
現代自動化生產技術迅猛發展,對保證其產品質量的檢測技術也提出了更高的要求,許多傳統的檢測手段已不能滿足現代化大生產的需求.而在計算機視覺理論基礎上發展起來的視覺檢測技術以其高精度、非接觸、自動化程度高等優點滿足了現代生產過程在線檢測的要求,逐漸由實驗室走向工業現場,得到了日益廣泛的應用.隨著現代生產節拍的不斷加快,以及檢測節點的增多,處理數據量的增大,對視覺檢測系統的測量速度提出了更高的要求,而在現有的檢測系統中,實現100％實時在線檢測的關鍵問題是提高視覺圖像的處理速度,從而提高整個視覺檢測系統的處理速度.因此該文提出基于FPGA的高速圖像處理系統的設計方案,得到了國家"十五"攻關項目"光學數碼柔性通用坐標測量機"的資助.該文針對以下三個方面進行研究并取得一定的成果:(一)高速圖像處理硬件解決方案的研究通過分析現有的幾種實現高速圖像處理的方法的優缺點,提出了基于現場可編程邏輯器件FPGA(Field Programmable Gate Array)技術的高速圖像處理系統的方案,并構建了其硬件平臺.(二)基于USB總線的通訊采用USB專用接口芯片,實現高速圖像處理系統與PC機的通訊驗證硬件設計的正確性.(三)基于FPGA的圖像處理的研究分析圖像處理的特點及其基本的方法,初步研究了基于FPGA的圖像低層次處理的硬件化方法的實現.
上傳時間： 2013-04-24
上傳用戶：tb_6877751
激光測距是激光技術在軍事上最早和最成熟的應用，自1961．年美國休斯飛機公司研制成功世界上第一臺激光測距機之后，激光測距技術發展迅速。如今，它已經被廣泛運用于軍用領域和民用領域。為了進一步提高我國激光測距水平，研制更高性能激光測距機依然是我國國防科技研究中的重要課題之一。其中，測距精度是激光測距機的一個重要參數。而激光測距機能否準確的檢測激光回波信號將直接影響測距精度。 脈沖激光測距系統主要包括激光發射子系統、激光回波探測子系統、回波檢測與主控子系統、終端顯示子系統等組成。其中設計高精度激光回波檢測與主控子系統是實現高精度激光測距的核心問題。傳統激光回波檢測與主控子系統通常采用分立元件和小規模集成電路設計，電路復雜且精度較低。隨著數字電路設計技術的發展，已出現大規模可編程邏輯器件FPGA(現場可編程門陣列)和CPLD(復雜可編程邏輯器件)。采用FPGA代替傳統的分立元件和小規模集成電路來設計激光回波檢測與主控子系統，不僅提高了回波檢測精度，同時簡化了整個測距系統的設計。 本文研究了將激光回波信號直接送入FPGA進行檢測的方案。同時，采用這種方案設計了一種激光回波檢測系統，并把它成功運用在一引信項目中。這種方案電路設計簡單，易于實現。在實際應用中，由于激光回波探測子系統只是完成由光信號到電信號的轉換及簡單放大，理論分析和試驗結果均表明，采用該方案進行回波檢測的精度較低，這種回波檢測方法也只能應用在測距精度要求低的項目中。 為了滿足另一高精度測距項目的需要，在FPGA直接進行激光回波檢測方案的基礎上，設計了一種高精度激光回波檢測系統。文中介紹了其實現原理，理論上分析了該系統所能達到的回波檢測精度及整機測距系統的測距精度。與第一種方案相比，該方案引入了超高速數據采集電路。由于采樣速率高達lGsps，該方案實現的難點在于如何保證數據采集電路的穩定工作。文中從總體方案的設計，到器件的選型，硬件電路板的實現等方面做了詳細的闡述，最終完成了系統硬件電路設計。接著介紹了系統程序設計。后面給出了試驗測試結果，該系統工作穩定，性能良好。系統設計中引入的超高速數據采集電路有著廣泛的應用，為其他相關設計提供了參考。最后，對全文做了工作總結，并給出了接下來的后續工作與展望。 本文在高速FPGA對激光回波信號檢測方向取得了一定的成果，為進一步研究提供了參考價值。
上傳時間： 2013-06-13
上傳用戶：cy1109
隨著信息社會的發展，人們要處理的各種信息總量變得越來越大，尤其在處理大數據量與實時處理數據方面，對處理設備的要求是非常高的。為滿足這些要求，實時快速的各種CPU、處理板應運而生。這類CPU與板卡處理數據速度快，效率高，并且不斷的完善與發展。此類板卡要求與外部設備通訊，同時也要進行內部的數據交換，于是板卡的接口設備調試與內部數據交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號處理板的外部接口和內部數據通道的設計。 本文首先介紹了通用信號處理板的應用開發背景，包括此類板卡使用的處理芯片、板上設備、發展概況以及和外部相連的各種總線概況，同時說明了本人所作的主要工作。 其次，介紹了PCI接口的有關規范，給出了通用信號處理板與CPCI的J1口的設計時序；介紹了DDR存儲器的概況、電平標準以及功能寄存器，并給出了與DDR．存儲器接口的設計時序；介紹了片上主要數據處理器件TS-202的有關概況，設計了板卡與DSP的接口時序。 再次，介紹了Altera公司FPGA的程序設計流程，并使用VHDL語言編程完成各個模塊之間的數據傳遞，并重點介紹了DDR控制核的編寫。 再次，介紹了WDM驅動程序的結構，程序設計方法等。 最后，通過從工控機向通用信號處理板寫連續遞增的數據驗證了整個系統已經正常工作。實現了信號處理板內部數據通道設計以及與外部接口的通訊；并且還提到了對此設計以后地完善與發展。 本文所作的工作如下： 1、設計完成了處理板各接口時序，使處理板可以從接口接受/發送數據。 2、完成了FPGA內部的數據通道的設計，使數據可以從CPCI準確的傳送到DSP進行處理，并編寫了DSP的測試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅動程序的編寫。
上傳時間： 2013-06-30
上傳用戶：唐僧他不信佛
DFT(離散傅立葉變換)作為將信號從時域轉換到頻域的基本運算,在各種數字信號處理中起著核心作用
上傳時間： 2013-08-04
上傳用戶：wangdean1101
在圖像處理、航空航天、遙感測量、現代電子測試等很多領域，要求測試儀器設備能及時保存原始測試數據，用于事后數據分析和處理。同時前端探測器性能的提高，對于各種系統存儲容量、體積、造價、穩定性等都提出了更高的要求。因此研制性能可靠、體積小、低成本的數據存儲系統是十分必要的。 本文提出基于ARM嵌入式處理器+FPGA結構的高速信號采集與存儲系統解決方案。進行了信號采集與存儲系統設計。其特點是高性能、低成本、體積小。 文中利用了ARM處理器和FPGA可編程邏輯器件的特點，進行了基于本方案的硬件設計，：FPGA軟件設計。敘述了PCB設計以及調試過程中需注意的問題。 系統的硬件設計以ARM和FPGA為平臺，ARM處理器采用了Samsung公司的S3C2410，FPGA采用Altera公司的EP2C8。硬件設計圍繞著核心芯片，進行了電源設計和ARM和FPGA外圍電路設計。 ARM處理器實現了系統的控制；FPGA作為協處理器實現了FIFO，一些接口、時序控制等，協助ARM采集數據。在FPGA中實現硬件電路簡化了外圍電路，使得設計靈活，開發調試方便，也提高了系統的可靠性。 系統軟件操作系統采用的是Linux，基于嵌入式Linux操作系統的特點，分析了系統的實時性。接著進行了Linux平臺上基于Qt的用戶界面應用程序設計。 最后分析了系統測試結果，并指出存在的問題和改進方法。
上傳時間： 2013-07-10
上傳用戶：cylnpy
目前,以互聯網業務為代表的網絡應用,正快速地向包括數據、語音、圖像的綜合寬帶多媒體方向發展,構建寬帶化、大容量、全業務、智能化的現代通信網絡已成為大勢所趨.寬帶無線接入(BWA)憑借其組網快速靈活、運營維護方便及成本較低等競爭優勢,迅速成為市場熱點,各種微波、無線通信領域的先進手段和方法不斷引入,各種寬帶無線接入技術迅速涌現.由于BWA要用于非視距傳輸,所以必須考慮無線信道的多經效應.而OFDM技術憑借著魯棒的對抗頻率選擇性衰落能力和極高頻譜效率引起了學術界和工業界的高度重視.其基本思想是把調制在單載波上的高速串行數據流,分成多路低速的數據流,調制到多個正交載波上并行傳輸,這樣在傳輸時,雖然整個信道是頻率選擇性衰落,但是各個子信道卻是平坦衰落,有效對抗了多經效應,同時由于各個子載波是正交的,極大提高了頻譜效率.可以預料的是,隨著通信系統將向基于IPv6核心網的全IP包的傳輸方向發展,越來越多的通信系統將具有"突發模式"的特征.本文關注的正是突發OFDM系統接收機設計和實現.由于IEEE 802.11a無線局域網是OFDM技術第一次真正的應用于突發系統,實現了面向IP的無線寬帶傳輸,所以基于IEEE 802.11a的突發OFDM系統有著重要的借鑒和研究價值,本文也正是圍繞著這個中心而展開.本文的各章節安排如下:在第一章中主要介紹OFDM的技術原理和在寬帶無線接入中的應用,同時引出本文所關注的突發OFDM接收機設計.在第二章中先介紹了相干接收和信道估計的概念,重點分析了本文所采用的WLAN信道模型和信道估計算法,然后在得到同步誤差表達式的基礎上,先用星座圖直觀的表現OFDM系統中各種同步誤差的影響,再從信噪比損失的角度對符種同步誤差進行分析.第三章是本文的重點之一,在本章中對基于IEEE 802.11a的各種同步算法包括幀檢測和符號定時、載波同步和采樣時鐘同步進行仿真和比較,并針對適合FPGA實現的同步算法進行了重點的分析.第四章也是本文的重點之一,提出了整個OFDM系統平臺的硬件結構和基于IEEE 802.11a的接收機FPGA設計方案,然后從整體上介紹了接收機的實現結構,并給出了接收機各個模塊的具體設計,最后對整個系統調試過程和測試結果進行了分析.
上傳時間： 2013-04-24
上傳用戶：zhoujunzhen
合成孔徑雷達的實時信號處理系統,可以分成相對獨立的幾個階段,即A/D變換和緩存、距離向預處理器、方位向預處理器、距離向壓縮處理、轉置存儲器、方位向壓縮處理、逆轉置存儲器.合成孔徑雷達預處理的目的,就是緩解高處理數據率和低傳輸數據率的矛盾,使得在不太影響成像質量的前提下,盡量減少傳輸的數據率,有利于后續處理的硬件實現,做到實時處理.論文結合電子所合成孔徑雷達實時成像處理系統,設計開發了基于Xilinx Virtex-E FPGA的星載SAR高速預處理板,該信號處理板處理能力強,結構緊湊,運行效率高;其硬件電路的設計思路和結構形式有很強的通用性和使用價值.論文重點研究了預處理的核心部分—固定系數FIR濾波器的設計問題.而固定系數FIR濾波器的實現問題的重點又是FPGA內部的固定系數FIP濾波器實現問題,針對FPGA內部的查找表資源,我們選擇目前流行的分布式算法來實現FIR濾波器的設計.對比于預處理器中其他濾波器設計方案,基于FPGA分布式算法的FIR濾波器的設計,避免了乘累加運算,提高了系統運行的速度并且節省了大量的FPGA資源.并且由于FPGA可編程的特性,所以可以靈活的改變濾波器的系數和階數.所設計的電路簡單高速,工作正常、可靠,完全滿足了預處理器設計的技術要求.隨著超大規模集成電路技術,高密度存儲器技術,計算機技術的發展,一個全數字化的機載實時成像處理系統的研制,已經不是非常困難的事情了.而在現有條件下,全數字化的高分辨率星載實時成像處理系統的研制,將是一個非常具有挑戰意義的課題,論文以星載SAR的預處理器設計為例,拋磚引玉,希望對未來全數字化星載實時成像處理系統的研制起到一定參考價值.
上傳時間： 2013-07-03
上傳用戶：lanhuaying
