亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

高速AD轉換器

  • H-JTAG.RAR

    H-JTAG USB仿真器是一款高速USB接口仿真器。仿真器采用USB接口供電，無需外接電源。支持10K~15MHZ的JTAG時鐘,，可提供最高可達750 KB/S的下載速度與最高可達550 KB/S讀取速度。與H-JTAG/H-FLASHER配合使用，可以實現高速調試與下載。該仿真器靈活，高效，穩定性好，能夠全面滿足用戶的需求

    標簽： 數字 電視原理

    上傳時間： 2013-07-30

    上傳用戶：eeworm

  • ISPLEVER STARTER0

    簡單的高速接口，FPGA和高速AD的接口編程-Simple high-speed

    標簽： 精密 設計方法

    上傳時間： 2013-07-21

    上傳用戶：eeworm

  • 壓電陶瓷換能器在醫學超音波儀器的應用

    壓電陶瓷換能器在醫學超音波儀器的應用

    標簽： 陶瓷 超音波

    上傳時間： 2013-07-13

    上傳用戶：eeworm

  • 剖析切換式電源供應器的原理及常用元件規格

    剖析切換式電源供應器的原理及常用元件規格

    標簽： 元件

    上傳時間： 2013-06-27

    上傳用戶：eeworm

  • 剖析切換式電源供應器的原理及常用元件規格.pdf

    專輯類-開關電源相關專輯-119冊-749M 剖析切換式電源供應器的原理及常用元件規格.pdf

    標簽： 元件

    上傳時間： 2013-06-16

    上傳用戶：huangzchytems

  • 基于FPGA的RS255，223編解碼器的高速并行實現.rar

    隨著信息時代的到來，用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經信道傳輸后，到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領域中一類重要的線性分組碼，由于它編解碼結構相對固定，性能強，不但可以糾正隨機差錯，而且對突發錯誤的糾錯能力也很強，被廣泛應用在數字通信、數據存儲系統中，以滿足對數據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義，而且具有相當大的經濟價值。 本文首先介紹了線形分組碼及其子碼循環碼、BCH碼的基礎理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關理論。基于RS碼傳統的單倍結構，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現。其中編碼器基于傳統的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現的脈動關鍵方程求解結構，其他模塊均采用九倍并行實現。由于進行了超前運算、流水線及并行處理，使編解碼的數據吞吐量大為提高，同時延時更小。 本論文設計了C++仿真平臺，并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設計在滿足編解碼基本功能的基礎上，能夠實現數據的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。

    標簽： FPGA 255 223

    上傳時間： 2013-04-24

    上傳用戶：思琦琦

  • 高速Viterbi譯碼器的FPGA實現

    本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器，也可以集成到大規模ASIC通信芯片中，作為全數字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結構的設計方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設計方法，與寄存器交換法相比，回溯算法更適用于FPGA開發設計。為了提高譯碼性能，減小譯碼差錯，本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現了基于FPGA的誤碼測試儀，在FPGA內部完成誤碼驗證和誤碼計數的工作。 與基于軟件實現譯碼過程的DSP芯片不同，FPGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現，這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現，本文采用了硬件描述語言VHDL來完成設計。通過對譯碼器的綜合仿真和FPGA實現驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。

    標簽： Viterbi FPGA 譯碼器

    上傳時間： 2013-04-24

    上傳用戶：181992417

  • 基于FPGA技術的星載高速復接器設計

    隨著空間科學任務的增加,需要處理的空間科學數據量激增,要求建立一個高速的空間數據連接網絡.高速復接器作為空間飛行器星上網絡的關鍵設備,其性能對整個空間數據網絡的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進行異步速率調整,應用VHDL語言和可編程門陣列FPGA技術,對多個信號源數據進行數據打包、信道選通調度和多路復接的方法.設計中,用VHDL語言對高速復接器進行行為級建模,為了驗證這個模型,首先使用軟件進行仿真,通過編寫testbench程序模擬FIFO的動作特點,對程序輸入信號進行仿真,在軟件邏輯仿真取得預期結果后,繼續設計硬件電路,設計出的實際電路實現了將來自兩個不同速率的信源數據(1394總線數據和1553B總線數據)復接成一路符合CCSDS協議的位流業務數據.在實驗調試中對FPGA的輸出數據進行檢驗,同時對設計方法進行驗證.驗證結果完全符合設計目標.應用硬件可編程邏輯芯片FPGA設計高速復接器,大幅度提高了數據的復接速率,可應用于未來的星載高速數據系統中,能夠完成在軌系統的數據復接任務.

    標簽： FPGA 星載 復接器

    上傳時間： 2013-07-17

    上傳用戶：wfl_yy

  • TJA1042 高速CAN收發器產品數據手冊(中)

    TJA1042 高速CAN收發器產品數據手冊(中)

    標簽： 1042 TJA CAN 收發器

    上傳時間： 2013-06-16

    上傳用戶：debuchangshi

  • 理解AD轉換器的性能參數

    理解AD轉換器的性能參數，TI模擬板塊版主（一研兩發）分享的資料，多謝他的分享。

    標簽： AD轉換器 性能參數

    上傳時間： 2013-06-20

    上傳用戶：cxl274287265

主站蜘蛛池模板： 柘城县| 武隆县| 遵义市| 五莲县| 庆安县| 徐水县| 简阳市| 新田县| 荣昌县| 科尔| 镇宁| 吴桥县| 海安县| 青铜峡市| 湟中县| 武义县| 长海县| 绵竹市| 上杭县| 迭部县| 尤溪县| 东辽县| 锡林郭勒盟| 郯城县| 治县。| 寻乌县| 隆德县| 长顺县| 瓮安县| 兰溪市| 南宫市| 沈阳市| 习水县| 五指山市| 安多县| 富阳市| 冷水江市| 武义县| 鹤壁市| 清丰县| 双流县|