模糊控制是近代控制理論中一種基于模糊數(shù)學(xué)理論、采用語(yǔ)言規(guī)則與模糊推理等新穎技術(shù)的高級(jí)控制策略，它是當(dāng)前研究熱點(diǎn)——智能控制中的一個(gè)重要分支，發(fā)展迅速、應(yīng)用廣泛、實(shí)效顯著、引人關(guān)注。 本書主要內(nèi)容有模糊數(shù)學(xué)基礎(chǔ)、模糊邏輯理論、模糊控制系統(tǒng)與模糊控制器、模糊控制器的設(shè)計(jì)與分析、模糊控制理論研究、基于多值邏輯的硬件模糊控制器、模糊集成控制器與系統(tǒng)、模糊控制用的通用芯片和模糊控制應(yīng)用實(shí)例等。這次修訂著重增加了多值邏輯理論與應(yīng)用技術(shù)、模糊Petri網(wǎng)和模糊H網(wǎng)理論及嵌入式模糊Petri網(wǎng)知識(shí)表示與推理算法，以及基于多值邏輯的模糊控制器硬件實(shí)現(xiàn)機(jī)理、設(shè)計(jì)與性能分析等內(nèi)容。原理與理論部分的論述條理清楚，通俗易懂；應(yīng)用技術(shù)與實(shí)例面廣量多，說(shuō)明翔實(shí)；全書圖文并茂，由淺入深；開(kāi)卷有益，宜于自學(xué)入門。 本書可作為各高等院校相關(guān)專業(yè)的教師、研究生和高年級(jí)學(xué)生的教學(xué)與研究的參考用書；也可以作為信息學(xué)科相關(guān)領(lǐng)域，特別是自動(dòng)化領(lǐng)域的高科技研究和開(kāi)發(fā)部門與公司的工程技術(shù)人員、科研工作者的主要參考書。
上傳時(shí)間： 2013-06-24
上傳用戶：suxuan110425
SK6281量產(chǎn)工具20080409版SK6281_PDT_20080409
標(biāo)簽： 20080409 6281 SK PDT
上傳時(shí)間： 2013-07-26
上傳用戶：szchen2006
成功量產(chǎn)金士頓4G工具SK6281PDT20080123[1]
標(biāo)簽： 20080123 6281 PDT SK
上傳時(shí)間： 2013-04-24
上傳用戶：唐僧他不信佛
H.264作為新一代視頻編碼標(biāo)準(zhǔn)，相比上一代視頻編碼標(biāo)準(zhǔn)MPEG2，在相同畫質(zhì)下，平均節(jié)約64﹪的碼流。該標(biāo)準(zhǔn)僅設(shè)定了碼流的語(yǔ)法結(jié)構(gòu)和解碼器結(jié)構(gòu)，實(shí)現(xiàn)靈活性極大，其規(guī)定了三個(gè)檔次，每個(gè)檔次支持一組特定的編碼功能，并支持一類特定的應(yīng)用，因此。H.264的編碼器的設(shè)計(jì)可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復(fù)雜度卻比一般編碼器高的多。本文對(duì)H.264進(jìn)行了編碼復(fù)雜度分析，并統(tǒng)計(jì)了整個(gè)軟件編碼中計(jì)算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預(yù)測(cè)編碼的效率。在該算法下進(jìn)行幀內(nèi)預(yù)測(cè)時(shí)，為了得到一個(gè)宏塊的預(yù)測(cè)模式，需要進(jìn)行592次率失真代價(jià)計(jì)算。因此為了降低幀內(nèi)預(yù)測(cè)模式選擇的計(jì)算復(fù)雜度，本文改進(jìn)了幀內(nèi)預(yù)測(cè)模式選擇算法。實(shí)踐證明，在PSNR值的損失可以忽略不計(jì)的情況下，該算法相比原算法，幀內(nèi)編碼時(shí)間平均節(jié)約60﹪以上，對(duì)編碼的實(shí)時(shí)性有較大幫助。 為了實(shí)現(xiàn)實(shí)時(shí)編碼，考慮到FPGA的高效運(yùn)算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實(shí)現(xiàn)。首先研究了H.264編碼器硬件實(shí)現(xiàn)架構(gòu)，并對(duì)影響編碼速度，且具有硬件實(shí)現(xiàn)優(yōu)越性的幾個(gè)重要部分進(jìn)行了算法研究和FPGA.實(shí)現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對(duì)這些模塊進(jìn)行了綜合和時(shí)序仿真，并將驗(yàn)證后通過(guò)的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進(jìn)行了在線測(cè)試，驗(yàn)證了該系統(tǒng)對(duì)輸入的殘差數(shù)據(jù)實(shí)時(shí)壓縮編碼的功能。 本文對(duì)H.264編碼器幀內(nèi)預(yù)測(cè)模式選擇算法的改進(jìn)，算法實(shí)現(xiàn)簡(jiǎn)單，對(duì)軟件編碼的實(shí)時(shí)性有很大幫助。本文對(duì)在單片F(xiàn)PGA上實(shí)現(xiàn)H.264編碼器做出了探索性嘗試，這對(duì)H.264編碼器芯片的設(shè)計(jì)有著積極的借鑒性。
標(biāo)簽： FPGA 264 幀內(nèi)預(yù)測(cè) 算法優(yōu)化
上傳時(shí)間： 2013-05-25
上傳用戶：refent
現(xiàn)代自動(dòng)化生產(chǎn)技術(shù)迅猛發(fā)展,對(duì)保證其產(chǎn)品質(zhì)量的檢測(cè)技術(shù)也提出了更高的要求,許多傳統(tǒng)的檢測(cè)手段已不能滿足現(xiàn)代化大生產(chǎn)的需求.而在計(jì)算機(jī)視覺(jué)理論基礎(chǔ)上發(fā)展起來(lái)的視覺(jué)檢測(cè)技術(shù)以其高精度、非接觸、自動(dòng)化程度高等優(yōu)點(diǎn)滿足了現(xiàn)代生產(chǎn)過(guò)程在線檢測(cè)的要求,逐漸由實(shí)驗(yàn)室走向工業(yè)現(xiàn)場(chǎng),得到了日益廣泛的應(yīng)用.隨著現(xiàn)代生產(chǎn)節(jié)拍的不斷加快,以及檢測(cè)節(jié)點(diǎn)的增多,處理數(shù)據(jù)量的增大,對(duì)視覺(jué)檢測(cè)系統(tǒng)的測(cè)量速度提出了更高的要求,而在現(xiàn)有的檢測(cè)系統(tǒng)中,實(shí)現(xiàn)100％實(shí)時(shí)在線檢測(cè)的關(guān)鍵問(wèn)題是提高視覺(jué)圖像的處理速度,從而提高整個(gè)視覺(jué)檢測(cè)系統(tǒng)的處理速度.因此該文提出基于FPGA的高速圖像處理系統(tǒng)的設(shè)計(jì)方案,得到了國(guó)家"十五"攻關(guān)項(xiàng)目"光學(xué)數(shù)碼柔性通用坐標(biāo)測(cè)量機(jī)"的資助.該文針對(duì)以下三個(gè)方面進(jìn)行研究并取得一定的成果:(一)高速圖像處理硬件解決方案的研究通過(guò)分析現(xiàn)有的幾種實(shí)現(xiàn)高速圖像處理的方法的優(yōu)缺點(diǎn),提出了基于現(xiàn)場(chǎng)可編程邏輯器件FPGA(Field Programmable Gate Array)技術(shù)的高速圖像處理系統(tǒng)的方案,并構(gòu)建了其硬件平臺(tái).(二)基于USB總線的通訊采用USB專用接口芯片,實(shí)現(xiàn)高速圖像處理系統(tǒng)與PC機(jī)的通訊驗(yàn)證硬件設(shè)計(jì)的正確性.(三)基于FPGA的圖像處理的研究分析圖像處理的特點(diǎn)及其基本的方法,初步研究了基于FPGA的圖像低層次處理的硬件化方法的實(shí)現(xiàn).
上傳時(shí)間： 2013-04-24
上傳用戶：tb_6877751
本文將EDA技術(shù)與傳統(tǒng)的控制理論相結(jié)合,研制了一種全新的基于FPGA技術(shù)之上的PID和模糊控制器,并加以優(yōu)化后應(yīng)用于FESTO液位控制系統(tǒng)上.該控制器基于PLD組成的系統(tǒng),很自然地避開(kāi)CPU的程序跑飛、死循環(huán)、復(fù)位不可靠等缺點(diǎn),最大程度的提高設(shè)計(jì)效率和系統(tǒng)的可靠性;同時(shí)相對(duì)于傳統(tǒng)的硬件控制器而言,它的高集成度所需較少外圍電路,降低設(shè)計(jì)成本,為控制器地實(shí)現(xiàn)提供了一種新方案.此外,本文的模糊控制器對(duì)傳統(tǒng)規(guī)則表進(jìn)行改進(jìn),在被控量接近穩(wěn)態(tài)值時(shí)規(guī)則表部分自適應(yīng)于具體的期望值,消除了穩(wěn)態(tài)值附近的震蕩,大大提高了系統(tǒng)的穩(wěn)定性.
上傳時(shí)間： 2013-06-21
上傳用戶：my867513184
高質(zhì)量C編程指南是具有一定C基礎(chǔ)的，進(jìn)入更高層次的最佳選擇
上傳時(shí)間： 2013-04-24
上傳用戶：wangrijun
隨著信息社會(huì)的發(fā)展，人們要處理的各種信息總量變得越來(lái)越大，尤其在處理大數(shù)據(jù)量與實(shí)時(shí)處理數(shù)據(jù)方面，對(duì)處理設(shè)備的要求是非常高的。為滿足這些要求，實(shí)時(shí)快速的各種CPU、處理板應(yīng)運(yùn)而生。這類CPU與板卡處理數(shù)據(jù)速度快，效率高，并且不斷的完善與發(fā)展。此類板卡要求與外部設(shè)備通訊，同時(shí)也要進(jìn)行內(nèi)部的數(shù)據(jù)交換，于是板卡的接口設(shè)備調(diào)試與內(nèi)部數(shù)據(jù)交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號(hào)處理板的外部接口和內(nèi)部數(shù)據(jù)通道的設(shè)計(jì)。 本文首先介紹了通用信號(hào)處理板的應(yīng)用開(kāi)發(fā)背景，包括此類板卡使用的處理芯片、板上設(shè)備、發(fā)展概況以及和外部相連的各種總線概況，同時(shí)說(shuō)明了本人所作的主要工作。 其次，介紹了PCI接口的有關(guān)規(guī)范，給出了通用信號(hào)處理板與CPCI的J1口的設(shè)計(jì)時(shí)序；介紹了DDR存儲(chǔ)器的概況、電平標(biāo)準(zhǔn)以及功能寄存器，并給出了與DDR．存儲(chǔ)器接口的設(shè)計(jì)時(shí)序；介紹了片上主要數(shù)據(jù)處理器件TS-202的有關(guān)概況，設(shè)計(jì)了板卡與DSP的接口時(shí)序。 再次，介紹了Altera公司FPGA的程序設(shè)計(jì)流程，并使用VHDL語(yǔ)言編程完成各個(gè)模塊之間的數(shù)據(jù)傳遞，并重點(diǎn)介紹了DDR控制核的編寫。 再次，介紹了WDM驅(qū)動(dòng)程序的結(jié)構(gòu)，程序設(shè)計(jì)方法等。 最后，通過(guò)從工控機(jī)向通用信號(hào)處理板寫連續(xù)遞增的數(shù)據(jù)驗(yàn)證了整個(gè)系統(tǒng)已經(jīng)正常工作。實(shí)現(xiàn)了信號(hào)處理板內(nèi)部數(shù)據(jù)通道設(shè)計(jì)以及與外部接口的通訊；并且還提到了對(duì)此設(shè)計(jì)以后地完善與發(fā)展。 本文所作的工作如下： 1、設(shè)計(jì)完成了處理板各接口時(shí)序，使處理板可以從接口接受/發(fā)送數(shù)據(jù)。 2、完成了FPGA內(nèi)部的數(shù)據(jù)通道的設(shè)計(jì)，使數(shù)據(jù)可以從CPCI準(zhǔn)確的傳送到DSP進(jìn)行處理，并編寫了DSP的測(cè)試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅(qū)動(dòng)程序的編寫。
標(biāo)簽： FPGA 高速并行 信號(hào)處理板 數(shù)據(jù)接口
上傳時(shí)間： 2013-06-30
上傳用戶：唐僧他不信佛
隨著微電子技術(shù)和電力電子技術(shù)的飛速發(fā)展，運(yùn)動(dòng)控制系統(tǒng)正朝著通用化、智能化、微型化的方向發(fā)展。目前，以數(shù)字信號(hào)處理器（DSP）和現(xiàn)場(chǎng)可編程門陣列（FPGA）為核心的運(yùn)動(dòng)控制卡已成為運(yùn)動(dòng)控制器的發(fā)展主流。它可方便地以插卡形式嵌入PC機(jī)，將PC機(jī)強(qiáng)大的信息處理能力和開(kāi)放式特點(diǎn)與運(yùn)動(dòng)控制卡的運(yùn)動(dòng)控制能力相結(jié)合，具有信息處理能力強(qiáng)、開(kāi)放程度高、運(yùn)動(dòng)控制方便、通用性好的特點(diǎn)。因此，本文通過(guò)對(duì)運(yùn)動(dòng)控制技術(shù)的深入研究，開(kāi)發(fā)了一款以DSP和FPGA為主控單元、基于PCI總線的運(yùn)動(dòng)控制卡。 首先，設(shè)計(jì)了運(yùn)動(dòng)控制卡硬件電路，對(duì)控制卡的DSP和FPGA外圍電路、PCI總線接口電路、模擬量輸出電路、編碼器信號(hào)采集電路、通用I/O接口電路等實(shí)現(xiàn)方法進(jìn)行了詳細(xì)討論。 為提高控制卡的硬件集成度和可靠性，通過(guò)對(duì)FPGA的編程設(shè)計(jì)，在FPGA中實(shí)現(xiàn)了PCI總線目標(biāo)設(shè)備接口控制器、雙端口RAM、DDA精插補(bǔ)電路、DAC接口電路、編碼器信號(hào)處理電路和數(shù)字I/O信號(hào)處理電路。 基于改進(jìn)的數(shù)字PID控制器和前饋控制，設(shè)計(jì)開(kāi)發(fā)了運(yùn)動(dòng)控制卡的位置閉環(huán)伺服控制器，并整定了控制器參數(shù)，獲得良好的伺服控制特性。 最后，采用WinDriver開(kāi)發(fā)了控制卡的驅(qū)動(dòng)程序，并詳細(xì)介紹了驅(qū)動(dòng)程序的開(kāi)發(fā)流程。
標(biāo)簽： FPGA DSP 運(yùn)動(dòng)控制卡
上傳時(shí)間： 2013-08-01
上傳用戶：00.00
語(yǔ)音識(shí)別技術(shù)是信息技術(shù)領(lǐng)域的重要發(fā)展方向之一,小詞匯量非特定人孤立詞語(yǔ)音識(shí)別是語(yǔ)音識(shí)別領(lǐng)域中一個(gè)具有廣泛應(yīng)用背景的分支,在家電遙控、智能玩具、人機(jī)交互等領(lǐng)域有著重要的應(yīng)用價(jià)值.語(yǔ)音識(shí)別芯片從20世紀(jì)90年代開(kāi)始出現(xiàn),目前的語(yǔ)音識(shí)別芯片都是以DSP為核心集成的語(yǔ)音識(shí)別系統(tǒng),算法主要通過(guò)軟件實(shí)現(xiàn),為了提高速度和降低成本,下一代語(yǔ)音識(shí)別芯片將設(shè)計(jì)成軟硬件協(xié)同實(shí)現(xiàn),本文的目的是使用全硬件方法實(shí)現(xiàn)語(yǔ)音識(shí)別算法,為軟硬件協(xié)同實(shí)現(xiàn)的方案提供參考.本論文主要完成了以下工作:(1)在選定的FPGA平臺(tái)上,完成了整個(gè)系統(tǒng)的硬件設(shè)計(jì).(2)對(duì)于硬件中難于實(shí)現(xiàn)而且占用較多資源的乘法器、求對(duì)數(shù)、求平方根以及快速傅立葉變換等關(guān)鍵模塊,本文都根據(jù)電路的具體特點(diǎn),給出了巧妙的實(shí)現(xiàn)方案,完成了算法需要的功能.(3)設(shè)計(jì)中使用了模塊復(fù)用和流水線技術(shù).(4)根據(jù)設(shè)計(jì)結(jié)果,給出了各個(gè)模塊占用的硬件資源和運(yùn)行速度.實(shí)驗(yàn)結(jié)果表明,本文所設(shè)計(jì)的硬件系統(tǒng)能夠正常工作,在速度和面積方面都達(dá)到了設(shè)計(jì)要求.
標(biāo)簽： FPGA 詞匯 語(yǔ)音識(shí)別
上傳時(shí)間： 2013-06-12
上傳用戶：01010101
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
