串聯(lián)電池組廣泛應(yīng)用于手?jǐn)y式工具、筆記本電腦、通訊電臺(tái)、便攜式電子設(shè)備、航天衛(wèi)星、電動(dòng)自行車、電動(dòng)汽車及儲(chǔ)能裝置中。本文就電動(dòng)汽車的串聯(lián)電池組加以研究。 隨著社會(huì)的發(fā)展以及能源、環(huán)保等問(wèn)題的日益突出，電動(dòng)汽車以其零排放，噪聲低等優(yōu)點(diǎn)越來(lái)越受到世界各國(guó)的重視，被稱作綠色環(huán)保車。作為發(fā)展電動(dòng)車的關(guān)鍵技術(shù)之一的電池管理系統(tǒng)(BMS)，是電動(dòng)車產(chǎn)業(yè)化的關(guān)鍵。電動(dòng)汽車的快速發(fā)展，它的能量源-動(dòng)力電池組，成了電動(dòng)汽車發(fā)展的瓶頸。電池技術(shù)和電池能量管理系統(tǒng)(BMS)的研究成為解決這一問(wèn)題的關(guān)鍵，越來(lái)越受到人們的關(guān)注。 電動(dòng)汽車電池組相關(guān)技術(shù)中的電池管理系統(tǒng)是目前國(guó)內(nèi)外研究的熱點(diǎn)。本文描述了電動(dòng)公交用鋰電池配套的電池管理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)。 該電池管理系統(tǒng)在拓?fù)浣Y(jié)構(gòu)上采用集散式的檢測(cè)方法，即每箱電池都配備檢模塊，將各模塊所檢測(cè)的相關(guān)電池?cái)?shù)據(jù)通過(guò)內(nèi)部總線傳送給主控模塊，再由主模塊對(duì)整體數(shù)據(jù)進(jìn)行分析和存儲(chǔ)，并由CAN總線發(fā)送給電動(dòng)公交各車載裝置。 本論文首先比較了現(xiàn)有的幾種電動(dòng)汽車常用的電壓測(cè)量方法，然后提出了電池管理系統(tǒng)中的串聯(lián)電池組電壓測(cè)量方法的整體設(shè)計(jì)方案。即采集各個(gè)電池單體的基本信息到BMS控制芯片(單片機(jī)MC9S12D64)中進(jìn)行處理計(jì)算，從而得出電池工作狀態(tài)等信息。 介紹了CAN總線與電動(dòng)汽車中心控制器進(jìn)行通信，實(shí)現(xiàn)整車的控制。在硬件設(shè)計(jì)中詳細(xì)介紹了小系統(tǒng)的設(shè)計(jì)，電壓采集系統(tǒng)的設(shè)計(jì)，CAN通信接口電路的設(shè)計(jì)，以及抗干擾等方面的電路設(shè)計(jì)。并介紹了一些重要器件的選擇與參數(shù)確定。軟件實(shí)現(xiàn)方面，著重講述了檢測(cè)板電壓檢測(cè)的的功能模塊，最后對(duì)電池管理系統(tǒng)的進(jìn)一步發(fā)展給出了一些展望。 目前，本課題的研究在理論和實(shí)踐中都取得了很大的進(jìn)展，在經(jīng)過(guò)大量的軟硬件調(diào)試與改進(jìn)的基礎(chǔ)上，該方法已經(jīng)實(shí)現(xiàn)了良好、可靠的運(yùn)行，取得了很好的效果，為下一階段的準(zhǔn)備打下了很好的基礎(chǔ)。
標(biāo)簽： 串聯(lián)電池組 電壓測(cè)量 法的研究
上傳時(shí)間： 2013-06-01
上傳用戶：F0717007
線束導(dǎo)通檢測(cè)與管線氣密檢測(cè)系統(tǒng)是一種保證線束質(zhì)量和可靠性以及管線密閉性的最基本測(cè)試儀器，它可以剔除大量線束連接中出現(xiàn)的短路、斷路、誤配線和接觸不良等故障，也可以用于檢測(cè)管線的氣密性是否符合實(shí)際生產(chǎn)要求，從而提高相關(guān)工業(yè)產(chǎn)品的質(zhì)量及穩(wěn)定性。 本文詳細(xì)介紹了線束導(dǎo)通檢測(cè)與管線氣密檢測(cè)系統(tǒng)的硬件制作及軟件設(shè)計(jì)。論文首先闡述了課題背景和線束導(dǎo)通檢測(cè)與管線氣密檢測(cè)裝置發(fā)展的國(guó)內(nèi)外現(xiàn)狀，同時(shí)對(duì)線束測(cè)試的基本原理和幾種常見(jiàn)的失效模式進(jìn)行了分析。隨后詳細(xì)介紹本系統(tǒng)的總體設(shè)計(jì)方案和設(shè)計(jì)思路以及系統(tǒng)的結(jié)構(gòu)組成。文章主體主要分為三大部分內(nèi)容，第一部分為線束檢測(cè)系統(tǒng)的設(shè)計(jì)，第二部分為管線氣密檢測(cè)系統(tǒng)的設(shè)計(jì)，第三部分為檢測(cè)信息編輯PC機(jī)軟件的設(shè)計(jì)。三大部分涵蓋軟、硬件的設(shè)計(jì)研究，但在設(shè)計(jì)及功能上相對(duì)獨(dú)立，故分開(kāi)進(jìn)行介紹。 作為第一部分線束檢測(cè)系統(tǒng)設(shè)計(jì)的開(kāi)頭篇，第二章詳細(xì)介紹了系統(tǒng)的導(dǎo)通檢測(cè)、數(shù)據(jù)讀寫、人機(jī)交互等各個(gè)模塊的硬件設(shè)計(jì)。第三章以第二章所介紹的硬件結(jié)構(gòu)為基礎(chǔ)，從線束檢測(cè)算法、數(shù)據(jù)通信、數(shù)據(jù)存取等方面逐層進(jìn)行探討，從而完成對(duì)線束檢測(cè)系統(tǒng)軟件部分的介紹。按照第一部分的模式，第二部分所包含的四、五兩章對(duì)本系統(tǒng)中的管線氣密檢測(cè)部分分別從硬件和軟件的角度進(jìn)行詳細(xì)介紹和深度剖析。第三部分主要介紹基于MFC的PC機(jī)信息編輯軟件的開(kāi)發(fā)，分別從開(kāi)發(fā)工具、軟件架構(gòu)、算法等方面進(jìn)行詳盡的闡述。 本論文介紹的汽車線束檢測(cè)系統(tǒng)可以支持最多1024個(gè)線束點(diǎn)，8路氣密管線的檢測(cè)，并且能管理并存儲(chǔ)線束測(cè)試的大量數(shù)據(jù)，方便操作人員查看線束測(cè)試情況，同時(shí)線束檢測(cè)部分具有自學(xué)習(xí)功能，應(yīng)用前景十分廣闊。
上傳時(shí)間： 2013-04-24
上傳用戶：lmq0059
隨著電子技術(shù)的不斷發(fā)展和進(jìn)步，嵌入式系統(tǒng)也越來(lái)越廣泛的滲入到人類生活的方方面面。我們生活中常用的手機(jī)、數(shù)碼相機(jī)、掌上電腦、便攜式掃描儀等等都應(yīng)用到了嵌入式系統(tǒng)。 論文首先介紹了嵌入式系統(tǒng)，包括嵌入式系統(tǒng)的構(gòu)成、特點(diǎn)、發(fā)展趨勢(shì)以及FPGA在嵌入式中的應(yīng)用等，指明嵌入式系統(tǒng)設(shè)計(jì)一般可分為硬件設(shè)計(jì)和軟件設(shè)計(jì)兩部分。 硬件設(shè)計(jì)部分，首先介紹了FPGA的相關(guān)知識(shí)，包括FPGA構(gòu)成、特性、開(kāi)發(fā)工具、開(kāi)發(fā)流程等，并對(duì)論文中選用的Altera公司的CyclonⅡ器件做了詳細(xì)的介紹。利用SOPC Builder、NiosⅡ等工具設(shè)計(jì)創(chuàng)建了NiosⅡ CPU內(nèi)核，添加以太網(wǎng)、Flash、PIO以及VGA接口等模塊，生成了一個(gè)Nios CPU內(nèi)核，完成硬件設(shè)計(jì)。 軟件設(shè)計(jì)部分，研究了嵌入式操作系統(tǒng)的發(fā)展、種類、特點(diǎn)等，簡(jiǎn)單介紹了幾種代表性的嵌入式操作系統(tǒng)。選擇嵌入式操作系統(tǒng)時(shí)，綜合考慮了內(nèi)核、可移植性、可裁剪性、外掛模塊、成本、服務(wù)等各種因素，最終選用μCLinux操作系統(tǒng)。詳細(xì)介紹了μCLinux的特點(diǎn)、基本架構(gòu)、代碼結(jié)構(gòu)等。利用NiosⅡIDE為宿主機(jī)建立Linux開(kāi)發(fā)環(huán)境。在IDE里配置Linux內(nèi)核和文件系統(tǒng)，編譯后上載到做好的硬件平臺(tái)上。啟動(dòng)μCLinux后將一個(gè)C語(yǔ)言編寫的九宮格求解程序下載到開(kāi)發(fā)板中運(yùn)行，檢驗(yàn)運(yùn)行結(jié)果，驗(yàn)證嵌入式系統(tǒng)的正確性。 論文所做的只是嵌入式系統(tǒng)的一個(gè)應(yīng)用實(shí)例。實(shí)際應(yīng)用過(guò)程中，用戶可以根據(jù)自己的實(shí)際需要對(duì)軟硬件進(jìn)行修改，以實(shí)現(xiàn)不同的功能。
標(biāo)簽： FPGA 嵌入式系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-19
上傳用戶：zhuoying119
通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時(shí)支持短距離和長(zhǎng)距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應(yīng)用于微機(jī)和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點(diǎn)是數(shù)據(jù)傳輸速率比較慢，難以滿足高速率數(shù)據(jù)傳輸?shù)膱?chǎng)合，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來(lái)實(shí)現(xiàn)PC機(jī)和FPGA芯片之間的通信，勢(shì)必會(huì)增加接口連線的復(fù)雜程度以及降低整個(gè)系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對(duì)UART的特點(diǎn)以及FPGA設(shè)計(jì)具有可移植性的優(yōu)勢(shì)，提出了一種基于FPGA芯片的嵌入式UART設(shè)計(jì)方法，其中主要包括狀態(tài)機(jī)的描述形式以及自頂向下的設(shè)計(jì)方法，利用硬件描述語(yǔ)言來(lái)編制UART的各個(gè)子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內(nèi)部，這樣不僅能解決傳統(tǒng)UART芯片的缺點(diǎn)而且同時(shí)也使整個(gè)系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設(shè)計(jì)的LIART支持標(biāo)準(zhǔn)的RS-232C傳輸協(xié)議，主要設(shè)計(jì)有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個(gè)獨(dú)立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長(zhǎng)度以及奇偶校驗(yàn)方式，還有多種中斷源、中斷優(yōu)先級(jí)、較強(qiáng)的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力，模塊內(nèi)分開(kāi)的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實(shí)現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計(jì)數(shù)據(jù)緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境，也能適合低速的數(shù)據(jù)傳輸場(chǎng)合，因此可以達(dá)到資源利用的最大化。 在具體的設(shè)計(jì)過(guò)程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開(kāi)發(fā)環(huán)境中對(duì)各個(gè)功能模塊進(jìn)行綜合優(yōu)化、仿真驗(yàn)證以及下載實(shí)現(xiàn)。各項(xiàng)數(shù)據(jù)結(jié)果表明，本課題中所設(shè)計(jì)的UART滿足預(yù)期設(shè)計(jì)目標(biāo)。
上傳時(shí)間： 2013-08-02
上傳用戶：rocketrevenge
并行總線PATA從設(shè)計(jì)至今已快20年歷史，如今它的缺陷已經(jīng)嚴(yán)重阻礙了系統(tǒng)性能的進(jìn)一步提高，已被串行ATA(Serial ATA)即SATA總線所取代。SATA作為新一代磁盤接口總線，采用點(diǎn)對(duì)點(diǎn)方式進(jìn)行數(shù)據(jù)傳輸，內(nèi)置數(shù)據(jù)/命令校驗(yàn)單元，支持熱插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的傳輸速度。目前SATA已在存儲(chǔ)領(lǐng)域廣泛應(yīng)用，但國(guó)內(nèi)尚無(wú)獨(dú)立研發(fā)的面向FPGA的SATAIP CORE，在這樣的條件下設(shè)計(jì)面向FPGA應(yīng)用的SATA IP CORE具有重要的意義。 本論文對(duì)協(xié)議進(jìn)行了詳細(xì)的分析，建立了SATA IP CORE的層次結(jié)構(gòu)，將設(shè)備端SATA IP CORE劃分成應(yīng)用層、傳輸層、鏈路層和物理層；介紹了實(shí)現(xiàn)該IPCORE所選擇的開(kāi)發(fā)工具、開(kāi)發(fā)語(yǔ)言和所選用的芯片；在此基礎(chǔ)上著重闡述協(xié)議IP CORE的設(shè)計(jì)，并對(duì)各個(gè)部分的設(shè)計(jì)予以分別闡述，并編碼實(shí)現(xiàn)；最后進(jìn)行綜合和測(cè)試。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)實(shí)現(xiàn)了1.5Gbps的串行傳輸鏈路；設(shè)計(jì)滿足協(xié)議需求、適合FPGA設(shè)計(jì)的并行結(jié)構(gòu)，實(shí)現(xiàn)了多狀態(tài)機(jī)的協(xié)同工作：在高速設(shè)計(jì)中，使用了流水線方法進(jìn)行并行設(shè)計(jì)，以提高速度，考慮到系統(tǒng)不同部分復(fù)雜度的不同，設(shè)計(jì)采用部分流水線結(jié)構(gòu)；采用在線邏輯分析儀Chipscope pro與SATA總線分析儀進(jìn)行片上調(diào)試與測(cè)試，使得調(diào)試工作方便快捷、測(cè)試數(shù)據(jù)準(zhǔn)確；嚴(yán)格按照SATA1.0a協(xié)議實(shí)現(xiàn)了SATA設(shè)備端IP CORE的設(shè)計(jì)。 最終測(cè)試數(shù)據(jù)表明，本論文設(shè)計(jì)的基于FPGA的SATA IP CORE滿足協(xié)議需求。設(shè)計(jì)中的SATA IP CORE具有使用方便、集成度高、成本低等優(yōu)點(diǎn)，在固態(tài)電子硬盤SSD(Solid-State Disk)開(kāi)發(fā)中應(yīng)用本設(shè)計(jì)，將使開(kāi)發(fā)變得方便快捷，更能夠適應(yīng)市場(chǎng)需求。
上傳時(shí)間： 2013-06-21
上傳用戶：xzt
當(dāng)前，隨著電子技術(shù)的飛速發(fā)展，智能化系統(tǒng)中需要傳輸?shù)臄?shù)據(jù)量日益增大，要求數(shù)據(jù)傳送的速度也越來(lái)越快，傳統(tǒng)的數(shù)據(jù)傳輸方式已無(wú)法滿足目前的要求。在此前提下，采用高速數(shù)據(jù)傳輸技術(shù)成為必然，DMA(直接存儲(chǔ)器訪問(wèn))技術(shù)就是較理想的解決方案之一，能夠滿足信息處理實(shí)時(shí)性和準(zhǔn)確性的要求。 本文以EDA工具、硬件描述語(yǔ)言和可編程邏輯器件(FPGA)為技術(shù)支撐，設(shè)計(jì)DMA控制器的總體結(jié)構(gòu)。在通道檢測(cè)模塊中，解決了信號(hào)抗干擾和請(qǐng)求信號(hào)撤銷問(wèn)題，并提出并行通道檢測(cè)算法；在優(yōu)先級(jí)管理模塊中提出了動(dòng)態(tài)優(yōu)先級(jí)端口響應(yīng)機(jī)制；在傳輸模塊中采用狀態(tài)機(jī)的設(shè)計(jì)思想設(shè)計(jì)多個(gè)通道的數(shù)據(jù)傳輸。通過(guò)各模塊問(wèn)題的解決及新方法的采用，最終設(shè)計(jì)出基于FPGA的多通道DMA控制器的IP軟核。實(shí)驗(yàn)仿真結(jié)果表明，本控制器傳輸速度較快，主頻達(dá)100MHz以上，且工作穩(wěn)定。
上傳時(shí)間： 2013-05-16
上傳用戶：希醬大魔王
頻率特性測(cè)試儀(簡(jiǎn)稱掃頻儀)是一種測(cè)試電路頻率特性的儀器，它廣泛應(yīng)用于無(wú)線電、電視、雷達(dá)及通信等領(lǐng)域，為分析和改善電路的性能提供了便利的手段。而傳統(tǒng)的掃頻儀由多個(gè)模塊構(gòu)成，電路復(fù)雜，體積龐大，而且在高頻測(cè)量中，大量的分立元件易受溫度變化和電磁干擾的影響。為此，本文提出了集成化設(shè)計(jì)的方法，針對(duì)可編程邏輯器件的特點(diǎn)，對(duì)硬件實(shí)現(xiàn)方法進(jìn)行了探索。 本文對(duì)三大關(guān)鍵技術(shù)進(jìn)行了深入研究： 第一，由掃頻信號(hào)發(fā)生器的設(shè)計(jì)出發(fā)，對(duì)直接數(shù)字頻率合成技術(shù)(DDS)進(jìn)行了系統(tǒng)的理論研究，并改進(jìn)了ROM壓縮方法，在提高壓縮比的同時(shí)，改進(jìn)了DDS系統(tǒng)的雜散度，并且利用該方法實(shí)現(xiàn)了幅度和相位可調(diào)制的DDS系統(tǒng)-掃頻信號(hào)發(fā)生器。 第二，為了提高系統(tǒng)時(shí)鐘的工作頻率，對(duì)流水線算法進(jìn)行了深入的研究，并針對(duì)累加器的特點(diǎn)，進(jìn)行了一系列的改進(jìn)，使系統(tǒng)能在100MHz的頻率下正常工作。 第三，從系統(tǒng)頻率特性測(cè)試的理論出發(fā)，研究如何在FPGA中提高多位數(shù)學(xué)運(yùn)算的速度，從而提出了一種實(shí)現(xiàn)多位BCD碼除法運(yùn)算的方法—高速串行BCD碼除法；隨后，又將流水線技術(shù)應(yīng)用于該算法，對(duì)該方法進(jìn)行改進(jìn)，完成了基于流水線技術(shù)的BCD碼除法運(yùn)算的設(shè)計(jì)，并用此方法實(shí)現(xiàn)了頻率特性的測(cè)試。 在研究以上理論方法的基礎(chǔ)上，以大規(guī)模可編程邏輯器件EP1K100QC208和微處理器89C52為實(shí)現(xiàn)載體，提出了基于單片機(jī)和FPGA體系結(jié)構(gòu)的集成化設(shè)計(jì)方案；以VerilogHDL為設(shè)計(jì)語(yǔ)言，實(shí)現(xiàn)了頻率特性測(cè)試儀主要部分的設(shè)計(jì)。該頻率特性測(cè)試儀完成掃頻信號(hào)的輸出和頻率特性的測(cè)試兩大主要任務(wù)，而掃頻信號(hào)源和頻率特性測(cè)試這兩大主要模塊可集成在一片可編程邏輯器件中，充分體現(xiàn)了可編程邏輯器件的優(yōu)勢(shì)。 本文首先對(duì)相關(guān)的概念理論進(jìn)行了介紹，包括DDS原理、流水線技術(shù)等，進(jìn)而提出了系統(tǒng)的總體設(shè)計(jì)方案，包括設(shè)計(jì)工具、語(yǔ)言和實(shí)現(xiàn)載體的選擇，而后，簡(jiǎn)要介紹了微處理器電路和外圍電路，最后，較為詳細(xì)地闡述了兩個(gè)主要模塊的設(shè)計(jì)，并給出了實(shí)現(xiàn)方式。
標(biāo)簽： FPGA 頻率特性 測(cè)試 儀的研制
上傳時(shí)間： 2013-06-08
上傳用戶：xiangwuy
本文主要研究基于FPGA的高速流水線工作方式的FFT實(shí)現(xiàn)。圍繞這個(gè)目標(biāo)利用Xilinx公司VIRTEX_Ⅱ系列FPGA，及其提供的ISE設(shè)計(jì)工具、modelsim仿真工具、Synplify綜合工具及MATLAB，完成了流水線工作方式的FFT中基于每一階運(yùn)算單元的高效復(fù)數(shù)乘法器的設(shè)計(jì)、各階控制單元的設(shè)計(jì)、數(shù)據(jù)存儲(chǔ)器的設(shè)計(jì)，從而完成1024點(diǎn)流水線工作方式的FFT，達(dá)到工作在50MHZ時(shí)鐘頻率的設(shè)計(jì)要求。
上傳時(shí)間： 2013-04-24
上傳用戶：KSLYZ
單相交流串勵(lì)電動(dòng)機(jī)由于啟動(dòng)轉(zhuǎn)矩大、轉(zhuǎn)速高、體積小等一系列的特點(diǎn)，在電動(dòng)工具、家用電器，尤其是小家電和吸塵器上獲得了十分廣泛的應(yīng)用。論文對(duì)單相交流串勵(lì)電動(dòng)機(jī)的發(fā)熱和振動(dòng)特性進(jìn)行研究。 在第二章，通過(guò)討論電機(jī)的發(fā)熱理論及其影響因素，結(jié)合實(shí)際建立了數(shù)學(xué)模型，推導(dǎo)得出一個(gè)工程上比較實(shí)用的公式，用來(lái)計(jì)算馬達(dá)堵轉(zhuǎn)時(shí)的溫升，還編寫了一個(gè)電腦程序來(lái)仿真計(jì)算馬達(dá)堵轉(zhuǎn)時(shí)的溫升。 在第三章，討論了電機(jī)轉(zhuǎn)子和支撐組成的振動(dòng)系統(tǒng)在多自由度和各種情況下的振動(dòng)。應(yīng)用杜哈梅積分式和傅立葉分析法將機(jī)械振動(dòng)和電磁干擾聯(lián)系起來(lái)，將機(jī)械振動(dòng)問(wèn)題轉(zhuǎn)化為二階電路的問(wèn)題來(lái)進(jìn)行處理。并且提出觀點(diǎn)：1.先測(cè)量出機(jī)械振動(dòng)的頻譜圖或電磁噪音的Db-Freq頻譜圖，再用反傅立葉分解的方法將它們合成，得到周期性的激勵(lì)的形狀。2.由激勵(lì)(力信號(hào)或電信號(hào))所產(chǎn)生的波在弦內(nèi)進(jìn)行傳播，信號(hào)經(jīng)過(guò)衰減，輻射，在邊界處反射，然后跟下一列波迭加，直到成為穩(wěn)定的干擾信號(hào)。 在第四章，對(duì)樣機(jī)進(jìn)行測(cè)試，并和電腦仿真結(jié)果進(jìn)行了比較。結(jié)果表明二者的偏差在2.5％以內(nèi)。
標(biāo)簽： 單相交流 分 電動(dòng)機(jī) 溫升計(jì)算
上傳時(shí)間： 2013-07-31
上傳用戶：csgcd001
遙感圖像是深空探測(cè)和近地觀測(cè)所得數(shù)據(jù)的重要載體，在軍事和社會(huì)經(jīng)濟(jì)生活領(lǐng)域發(fā)揮著重要作用。由于遙感圖像數(shù)據(jù)量巨大，它的存儲(chǔ)和傳輸已成為遙感信息應(yīng)用中的關(guān)鍵問(wèn)題。圖像壓縮編碼技術(shù)能降低圖像冗余度，從而減小圖像的存儲(chǔ)容量和傳輸帶寬，它的研究對(duì)于遙感圖像應(yīng)用具有重要的現(xiàn)實(shí)意義。CCSDS圖像壓縮算法是空間數(shù)據(jù)系統(tǒng)咨詢委員會(huì)(CCSDS)提出的圖像數(shù)據(jù)壓縮算法。該算法復(fù)雜度較低，并行性好，適合于硬件實(shí)現(xiàn)，能實(shí)現(xiàn)對(duì)空間數(shù)據(jù)的實(shí)時(shí)處理，從而廣泛應(yīng)用于深空探測(cè)和近地觀測(cè)。對(duì)于直接關(guān)系到軍事戰(zhàn)略、經(jīng)濟(jì)建設(shè)等方面的遙感圖像的傳輸，必須對(duì)它進(jìn)行加密處理。AES加密算法是由美國(guó)國(guó)家標(biāo)準(zhǔn)和技術(shù)研究所(NIST)于2000年發(fā)布的數(shù)據(jù)加密標(biāo)準(zhǔn)，它不但能抵抗各種攻擊，保證加密數(shù)據(jù)的安全性，而且易于軟件和硬件實(shí)現(xiàn)。本論文對(duì)CCSDS圖像壓縮算法和AES加密算法進(jìn)行了研究，完成的主要工作包括： (1)研究了CCSDS圖像壓縮算法的原理和結(jié)構(gòu)，用C語(yǔ)言實(shí)現(xiàn)了算法的編解碼器，并與SPIHT算法和JPEG2000算法的性能進(jìn)行了比較。 (2)研究了AES加密算法的原理和結(jié)構(gòu)，用C語(yǔ)言實(shí)現(xiàn)了算法的加解密器。 (3)介紹了實(shí)現(xiàn)CCSDS圖像壓縮算法和AES加密算法的FPGA設(shè)計(jì)所選擇的軟件開(kāi)發(fā)工具、開(kāi)發(fā)語(yǔ)言和硬件開(kāi)發(fā)平臺(tái)。 (4)給出了CCSDS編碼器的FPGA實(shí)現(xiàn)方法和實(shí)現(xiàn)性能。 (5)給出了AES加密器的FPGA實(shí)現(xiàn)方法和實(shí)現(xiàn)性能。 本文設(shè)計(jì)的CCSDS圖像壓縮和AES加密FPGA系統(tǒng)運(yùn)用了流水線設(shè)計(jì)、高速內(nèi)存設(shè)計(jì)、模塊并行化設(shè)計(jì)和模塊串行化設(shè)計(jì)等技術(shù)，在系統(tǒng)速度和資源面積上取得了較好的平衡，達(dá)到了預(yù)期的設(shè)計(jì)目的。
上傳時(shí)間： 2013-07-15
上傳用戶：dylutao
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
