AW5007_CN_V0.95_EZ-FM內置FM天線的低噪聲放_大器
上傳時間： 2014-01-14
上傳用戶：xiaowei314
共源共柵級放大器可提供較高的輸出阻抗和減少米勒效應，在放大器領域有很多的應用。本文提出一種COMS工藝下簡單的高擺幅共源共柵偏置電路，且能應用于任意電流密度。根據飽和電壓和共源共柵級電流密度的定義,本文提出器件寬長比與輸出電壓擺幅的關系,并設計一種高擺幅的共源共柵級偏置電路。
上傳時間： 2013-10-08
上傳用戶：debuchangshi
BGA焊球重置工藝
上傳時間： 2013-11-01
上傳用戶：avensy
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間： 2013-12-20
上傳用戶：康郎
半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。
上傳時間： 2014-01-20
上傳用戶：蒼山觀海
本書內容翔實、精煉，介紹了進行電源設計必須了解的幾乎所有相關的知識，包括以下幾個方面。 拓撲概述——常用的15種拓撲；功率開關管的最大電流應力和最大電壓應力；對于有確定的輸入輸出電壓、輸出功率的功率開關管，最佳拓撲的選擇；最佳拓撲的選擇；最佳功率開關管的選擇。 高頻磁原理——鐵氧體磁心磁帶、集膚效應和鄰近效應損耗。 變壓器設計——與頻率、磁密度、鐵心面積和繞線面積以及拓撲有關的函數公式推導；磁心、線圈、變壓器總損耗，以及溫升的計算；使用常用拓撲的變壓器設計實例。 直流電流偏置電感設計——導通直流偏置電流的電感設計。 磁放大器、緩沖器的設計以及諧振變換器。 反饋環穩定性。 主要拓撲的精確波形。 本書第二版增加了該領域內目前最受關注的關于電流的章節，包括功率因數校正、熒火燈使用的高頻鎮流器和筆記本電腦設計的低輸入電壓電源。 內容簡介本書從最基本的開關變換器分析入手，系統地闡述開關電源電路（設計）的功率轉換和脈寬調制原理、驅動電路與閉環反饋的穩定性及磁性元件的設計原則；對各功率變換器器件的參數選擇和變換器各部分波形進行了定量分析；利用閉環反饋振蕩機理，詳細討論了開關電源電流、電壓環反饋系統的穩定性；論述高頻開關電源在功率因數校正技術、軟開關技術，以及電子鎮流器技術等方面的最新動態和發展趨勢。內容上不僅對各功率變換器的原理有詳盡、系統的論述，同時給出多種新型的拓撲及對應電路反饋環的設計實例。 本書可以作為學習、研究高頻開關電源的高校師生的教材，也可作為從事開關電源設計、開發的工程師的設計參考資料。
標簽： Switching_Power_Supply_Design Second_Edition 開關電源設計
上傳時間： 2013-11-21
上傳用戶：13788529953
安森美半導體公司為用戶提供了一種內置E2PROM的復位監控器件，該類器件不但可以滿足用戶對數據存儲器和復位監控器的需求，而且該類芯片采用硬件數據保護設計，解決了長期困擾串行E2PROM的有關數據出錯的問題。加之該類產品體積小、性價比高的優點，深受廣大工程師的歡迎。下文將介紹安森美半導體生產的內置E2PROM的復位監控器的基本功能和電路設計方法。
上傳時間： 2013-11-14
上傳用戶：lty6899826
冷火MCF52255開發板精華資料
上傳時間： 2013-11-03
上傳用戶：ysjing
stc12c5a60s2內置AD的用法
上傳時間： 2013-10-11
上傳用戶：zczc
