該文針對復(fù)雜信號實(shí)時處理的困難,提出了采用FPGA來實(shí)現(xiàn)信號處理的方法,并根據(jù)系統(tǒng)需要設(shè)計了一個嵌入式實(shí)驗(yàn)平臺.根據(jù)FPGA實(shí)現(xiàn)信號處理的關(guān)鍵點(diǎn):設(shè)計合理的FPGA結(jié)構(gòu),體現(xiàn)算法的并行性和流水性,論文著重分析了用FPGA實(shí)現(xiàn)陣列結(jié)構(gòu)處理的具體方法和實(shí)現(xiàn)過程.論文從分析算法的并行度入手,提出用相關(guān)圖方法直觀反映算法的相關(guān)性,在此基礎(chǔ)上設(shè)計了算法的信號流圖結(jié)構(gòu)和脈動陣列結(jié)構(gòu).并針對典型信號處理算法(矩陣運(yùn)算、卷積運(yùn)算)進(jìn)行了并行度分析,相關(guān)圖設(shè)計和從相關(guān)圖導(dǎo)出脈動陣列結(jié)構(gòu)的研究.同時針對FPGA特點(diǎn),提出了采用CORDIC結(jié)構(gòu)來設(shè)計通用運(yùn)算單元,給出其流水實(shí)現(xiàn)的結(jié)構(gòu),結(jié)合脈動陣列結(jié)構(gòu)提高了矩陣運(yùn)算性能.最后設(shè)計一個以32位CPU為核心的實(shí)驗(yàn)平臺,編寫了啟動程序和診斷程序.
標(biāo)簽： FPGA 信號處理 法的研究 實(shí)驗(yàn)
上傳時間： 2013-04-24
上傳用戶：1427796291
加密算法一直在信息安全領(lǐng)域起著極其重要的作用,它直接影響著國家的安全和發(fā)展.隨著計算機(jī)技術(shù)的飛速發(fā)展,原有的數(shù)據(jù)加密標(biāo)準(zhǔn)(DES)已不能滿足人們的保密要求.在未來的20年內(nèi),高級數(shù)據(jù)加密標(biāo)準(zhǔn)(AES)將替代DES成為新的數(shù)據(jù)加密標(biāo)準(zhǔn).在不對原有應(yīng)用系統(tǒng)作大的改動的情況下,3-DES算法有了很大的生存空間.該文介紹了DES和3-DES算法的概要,給出了一種電路實(shí)現(xiàn)模型,并基于XILINX公司的FPGA器件設(shè)計了IP核,介紹了I P核設(shè)計中主要模塊的設(shè)計方法.最后對該IP核進(jìn)行了分析,給出它的性能參數(shù).該課題系統(tǒng)地論述了基3-DES算法的密碼IP核設(shè)計全過程.文章首先闡述了該設(shè)計的課題背景,給出了使用VHDL方法設(shè)計密碼電路的特點(diǎn)和研究思路和特點(diǎn),然后對IP核的設(shè)計環(huán)境和密碼算法進(jìn)行了介紹.在此基礎(chǔ)上,詳細(xì)討論了3-DES算法的密碼芯片設(shè)計方法和各個電路模塊實(shí)現(xiàn)的結(jié)構(gòu)圖,包括算法電路、譯碼電路、接口電路和控制模塊電路等.通過對各個模塊設(shè)計的介紹,闡明了使用VHDL語言設(shè)計專用集成電路的原理和特點(diǎn).
上傳時間： 2013-04-24
上傳用戶：萌萌噠小森森
二次雷達(dá)(Secondary Surveillance Radar)是民航空中管制(Air Traffic Control)和軍事敵我識別(Identification Friend or Foe)系統(tǒng)中的關(guān)鍵部分,由于這兩個應(yīng)用領(lǐng)域都要求很高的可靠性和穩(wěn)定性,因此,二次雷達(dá)一直是國內(nèi)外雷達(dá)信號處理領(lǐng)域的研究熱點(diǎn).傳統(tǒng)的機(jī)載二次雷達(dá)應(yīng)答器普遍采用中小規(guī)模集成電路和分立元件設(shè)計,其穩(wěn)定性和可靠性差,實(shí)時處理能力也很有限,無法完成高密度、大容量的應(yīng)答.針對這些缺陷,本論文提出一種全新的應(yīng)答數(shù)字信號處理器硬件結(jié)構(gòu),即FPGA+DSP的混合結(jié)構(gòu).這種硬件體系結(jié)構(gòu)的特點(diǎn)是可靠性高,集成度高,通用性強(qiáng),適于模塊化設(shè)計,處理速度快,能實(shí)時處理多個應(yīng)答信號,以及進(jìn)行置信度分析和生成報表.此項(xiàng)目中,本文作者主要負(fù)責(zé)FPGA部分硬件設(shè)計.FPGA主要完成雙通道數(shù)據(jù)采集、產(chǎn)生視頻信號和旁瓣抑制信號、計算當(dāng)前飛機(jī)相對本地接收天線的方位和距離、與DSP實(shí)時交換數(shù)據(jù)、上傳報表等功能.論文詳細(xì)分析了接收機(jī)信號處理算法在FPGA中的硬件實(shí)現(xiàn)方案,在提高系統(tǒng)可靠性、堅固性以及FPGA資源的合理利用方面做了深入的探討.同時給出不同層次關(guān)鍵模塊的HDL實(shí)現(xiàn)及其時序仿真結(jié)果.
標(biāo)簽： FPGA 機(jī)載 二次雷達(dá) 硬件系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：西伯利亞狼
義隆單片機(jī)應(yīng)用算法例子,有加減X除，歡迎交流
標(biāo)簽： 義隆 單片機(jī)應(yīng)用 算法
上傳時間： 2013-04-24
上傳用戶：西伯利亞狼
如今電力電子電路的控制旨在實(shí)現(xiàn)高頻開關(guān)的計算機(jī)控制，并向著更高頻率、更低損耗和全數(shù)字化的方向發(fā)展。現(xiàn)場可編程門陣列器件(FieldProgrammableGateArrays)是近年來嶄露頭角的一類新型集成電路，它具有簡潔、經(jīng)濟(jì)、高速度、低功耗等優(yōu)勢，又具有全集成化、適用性強(qiáng)，便于開發(fā)和維護(hù)(升級)等顯著優(yōu)點(diǎn)。與單片機(jī)和DSP相比，F(xiàn)PGA的頻率更高、速度更快，這些特點(diǎn)順應(yīng)了電力電子電路的日趨高頻化和復(fù)雜化發(fā)展的需要。因此，在越來越多的領(lǐng)域中FPGA得到了日益廣泛的發(fā)展和應(yīng)用。 本文提出了一種采用現(xiàn)場可編程門陣列(FPGA)器件實(shí)現(xiàn)數(shù)字化通用PWM控制器的方案。該控制器能產(chǎn)生多路PWM脈沖，具有開關(guān)頻率可調(diào)、各路脈沖間的相位可調(diào)、接口簡單、響應(yīng)速度快、易修改、可現(xiàn)場編程等特點(diǎn)，可應(yīng)用于PWM的全數(shù)字化控制。文中對方案的實(shí)現(xiàn)進(jìn)行了比較詳細(xì)的論述，包括A/D采樣控制、PI算法的實(shí)現(xiàn)、PWM波形的產(chǎn)生、各模塊的工作原理等。 本文還提出一種新型ZCT-PWMBoost變換器，詳細(xì)的分析了該變換器的工作過程，并采用基于FPGA的數(shù)字化通用PWM控制器對這種軟開關(guān)Boost變換器進(jìn)行控制，給出了比較完滿的實(shí)驗(yàn)結(jié)果。實(shí)驗(yàn)結(jié)果驗(yàn)證了該控制器以及該ZCTBoost變換器的可行性和有效性，
標(biāo)簽： FPGA PWM 數(shù)字化 制器設(shè)計
上傳時間： 2013-07-10
上傳用戶：x4587
微電子技術(shù)的發(fā)展，特別是可編程邏輯器件的產(chǎn)生加速了電子設(shè)計技術(shù)的發(fā)展，現(xiàn)代電子設(shè)計技術(shù)的核心日趨轉(zhuǎn)向基于計算機(jī)的電子設(shè)計自動化技術(shù)，即EDA技術(shù)。EDA技術(shù)采用的自頂向下設(shè)計流程代替了原有的自下而上設(shè)計流程，縮短了集成電路的開發(fā)周期，節(jié)省了開發(fā)費(fèi)用，促進(jìn)了集成電路的發(fā)展。布局布線是計算機(jī)設(shè)計自動化的一個重要環(huán)節(jié)，也是計算機(jī)輔助設(shè)計的一個重要課題，其性能的好壞直接影響到電子設(shè)計自動化技術(shù)的可靠性。 本文首先介紹了布局布線前的背景知識，然后對學(xué)術(shù)上成熟的VPR布局布線工具所采用的算法進(jìn)行了闡述，分別介紹用于布局的模擬退火算法和布線的A*迭代式迷宮搜索算法，最后重點(diǎn)研究了自動布線算法，并作出了以下改進(jìn)；根據(jù)FPGA布線算法的需要對雙向啟發(fā)式搜索算法進(jìn)行了相應(yīng)的理論分析及改進(jìn)；基于VPR實(shí)現(xiàn)了網(wǎng)線遞增排序方法，并與網(wǎng)線遞減排序進(jìn)行了比較；在原有的時序驅(qū)動布線啟發(fā)式函數(shù)中引入了面積約束條件以節(jié)約FPGA布線的面積。 通過對測試數(shù)據(jù)的分析比較，發(fā)現(xiàn)：引入雙向啟發(fā)式搜索算法能大大增加布線拆線的速度；遞增有序比遞減有序布線減少了運(yùn)行時間；時序驅(qū)動布線算法中引入面積約束后，大大減少了布線面積。
上傳時間： 2013-07-17
上傳用戶：yxgi5
在信道編碼的發(fā)展進(jìn)程中，編碼研究人員一直致力于追尋性能盡可能的接近Shannon極限，且譯碼復(fù)雜度較低的信道編碼方案。1993年Berrou等提出了Turbo碼，這種碼在接近香農(nóng)極限的低信噪比下仍能夠獲得較低的誤碼率，它的出現(xiàn)在編碼界引起了廣泛的關(guān)注，并成為編碼研究領(lǐng)域最新的發(fā)展方向之一。但Turbo碼也有其缺點(diǎn)，由于交織器的存在，致使譯碼復(fù)雜度高，譯碼時延長且因?yàn)榈痛a重碼字，存在錯誤平臺現(xiàn)象。在Turbo碼的基礎(chǔ)上，1994年，Pyndiah等提出了Turbo乘積碼，Turbo乘積碼繼承了Turbo碼的優(yōu)點(diǎn)，又因?yàn)門urbo乘積碼的構(gòu)造采用了線性分組碼，所以譯碼方法比Turbo碼簡單。Turbo乘積碼近年來開始被廣泛到應(yīng)用到各種通信場合，大有取代傳統(tǒng)的卷積碼之勢。 本文首先圍繞Turbo乘積碼的編譯碼原理，闡述了涉及到的基礎(chǔ)知識；又據(jù)Turbo乘積碼目前的應(yīng)用狀況，回顧了Turbo碼的發(fā)展歷史；其次，根據(jù)Turbo乘積碼的構(gòu)造原理，探討了構(gòu)造的方法，交織類型，子碼的選擇及子碼的性能；再次，研究了Turbo乘積碼的概率譯碼，基于外信息的迭代算法，研究了Chase的譯碼算法；最后通過軟件仿真實(shí)現(xiàn)了該迭代譯碼算法，得到的結(jié)果達(dá)到了通信接收的要求。 本文還初步的闡述了Turbo乘積碼硬件實(shí)現(xiàn)系統(tǒng)的設(shè)計方案。據(jù)實(shí)際工作中碰到的非標(biāo)準(zhǔn)信號，給出了整體模塊設(shè)計圖，及相應(yīng)模塊的功能和模塊問連接的各種參數(shù)。并實(shí)現(xiàn)了模態(tài)下的同步搜索和去除相位模糊功能。最后根據(jù)研究中碰到的各種問題，提出了下一步工作建議和研究方向。
上傳時間： 2013-07-02
上傳用戶：ndyyliu
雙基地合成孔徑雷達(dá)(簡稱雙基地SAR或Bistatic SAR)是一種新的成像雷達(dá)，也是當(dāng)今SAR技術(shù)的一個發(fā)展方向，在軍用及民用領(lǐng)域都具有良好的應(yīng)用前景，近年來成為研究的熱點(diǎn)。本文則側(cè)重于研究雙基地SAR的距離一多普勒(R-D)成像算法的實(shí)現(xiàn)。 在雙基地SAR系統(tǒng)及成像算法的研究方面，推導(dǎo)了雙基地SAR的系統(tǒng)分辨特性及雷達(dá)方程，分析了主要系統(tǒng)參數(shù)之間的約束關(guān)系。針對正側(cè)視機(jī)載雙基地SAR系統(tǒng)，本文對距離一多普勒算法進(jìn)行了推廣。最后得到點(diǎn)目標(biāo)的仿真結(jié)果。 在成像算法的FPGA實(shí)現(xiàn)上，在System Generator環(huán)境下對算法進(jìn)行定點(diǎn)仿真。完成距離一多普勒成像算法的硬件實(shí)現(xiàn)，其中包括了FFT快速傅立葉變換、硬件乘法器、：Rocket I/O接口設(shè)計、DCM數(shù)字時鐘管理等主要部分。針對硬件實(shí)現(xiàn)的特點(diǎn)，對算法的部分運(yùn)算進(jìn)行了簡化。 為了對算法實(shí)現(xiàn)進(jìn)行驗(yàn)證，設(shè)計開發(fā)了該算法的硬件測試平臺。主要基于ML310評估板上XC2VP30芯片中嵌入的Power PC 405，完成其硬件部分的設(shè)計，主要包括了Aurora協(xié)議接口、RS-232串行接口、DDR RAM接口以及其它如中斷、時鐘等部分。
上傳時間： 2013-07-26
上傳用戶：是王洪文
本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)模的可編程邏輯器件實(shí)現(xiàn)CCD（Charge Coupled Device，電荷耦合器件）數(shù)字圖像的實(shí)時采集及預(yù)處理。基于對實(shí)時圖像處理系統(tǒng)的研究與設(shè)計，本文主要研究工作及成果如下： 1.本論文詳細(xì)的介紹了圖像采集卡的結(jié)構(gòu)和基本工作原理。同時，針對高分辨率的CCD攝像機(jī)，探討了有關(guān)點(diǎn)目標(biāo)與CCD像元一一對應(yīng)的圖像采集及其硬件和軟件設(shè)計方法。 2.本文分析了星圖中弱小目標(biāo)、噪聲以及背景的特點(diǎn)，給出了點(diǎn)目標(biāo)的場景圖像的數(shù)學(xué)模型及復(fù)雜背景下點(diǎn)目標(biāo)檢測的預(yù)處理方法。針對星圖灰度分布的特點(diǎn)，采用高斯低通濾波算法和高通濾波算法對星圖進(jìn)行預(yù)處理，同時還對圖像掃描聚類算法進(jìn)行了研究與分析。 3.數(shù)字信號處理器常常因?yàn)樵趶?fù)雜性、運(yùn)算速度等方面的限制，難以實(shí)時的實(shí)現(xiàn)復(fù)雜的檢測算法。本文采用FPGA技術(shù)，實(shí)現(xiàn)了復(fù)雜背景下弱點(diǎn)目標(biāo)的預(yù)處理算法，解決了計算、數(shù)據(jù)緩沖和存儲操作協(xié)調(diào)一致的問題，同時采用并行高密度加法器和流水線的工作方式，使整個系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大的提高，合理的解決了資源和速度之間的相互制約問題，并在實(shí)際中取得滿意的結(jié)果。
上傳時間： 2013-07-03
上傳用戶：wang5829
數(shù)字濾波作為數(shù)字信號處理技術(shù)的重要組成部分，廣泛應(yīng)用于諸如信號分離、恢復(fù)、整形等多種場合中，本文討論的FIR濾波器因其具有嚴(yán)格的線性相位特性而得到廣泛的應(yīng)用。在工程實(shí)踐中，往往要求信號處理具有實(shí)時性和靈活性,但目前常用的一些軟件或硬件實(shí)現(xiàn)方法則難以同時達(dá)到兩方面的要求。 可編程邏輯器件是一種用戶根據(jù)需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。本課題研究FIR的FPGA解決方案體現(xiàn)電子系統(tǒng)的微型化和單片化，主要完成的工作如下: (1)以FIR濾波器的基本理論為依據(jù)，研究適應(yīng)工程實(shí)際的數(shù)字濾波器的設(shè)計方法： (2)對分布式算法進(jìn)行了較為深入的研究。在闡述算法原理的基礎(chǔ)上，分析了利用FPGA特有的查找表結(jié)構(gòu)完成這一運(yùn)算的方法，從而解決了常系數(shù)乘法運(yùn)算硬件實(shí)現(xiàn)的問題； (3)以—FIR低通濾波器為例說明FIR數(shù)字濾波器的具體實(shí)現(xiàn)方法，采用層次化、模塊化、參數(shù)化的設(shè)計思想，完成對整個FIR濾波器的功能模塊的劃分，以及各個功能模塊的具體設(shè)計； (4)設(shè)計參數(shù)可調(diào)的FIR低通濾波器的硬件電路：以EPFlK50TCl44-l為核心，包括A/D轉(zhuǎn)換電路、D/A轉(zhuǎn)換電路以及在系統(tǒng)配置電路等。以話音作為輸入信號，進(jìn)行了實(shí)際濾波效果的測試。 實(shí)驗(yàn)系統(tǒng)的測試結(jié)果表明，和傳統(tǒng)的數(shù)字濾波器相比較具有更好的實(shí)時性、準(zhǔn)確性、靈活性和實(shí)用性。
標(biāo)簽： FPGA 沖激響應(yīng) 數(shù)字濾波器
上傳時間： 2013-07-19
上傳用戶：sjyy1001
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
