數字調制解調技術在數字通信中占有非常重要的地位，數字通信技術與FPGA的結合是現代通信系統發(fā)展的一個必然趨勢。文中介紹了QPSK調制解調的原理，并基于FPGA實現了QPSK調制解調電路。
標簽： QPSK andDemodulation Realization Modulation
上傳時間： 2013-07-03
上傳用戶：1142895891
本文針對浮點DSP 芯片TMS320VC33 芯片的結構特點，介紹了該芯片最小系統硬件電路設計的方法，并結合實際應用情況，介紹了相關的時鐘電路、復位電路、JTAG 仿真接口電路、外圍存儲器接口電
上傳時間： 2013-06-11
上傳用戶：jcljkh
提出了一種基于微加速度計的無線慣性鼠標的設計方案。該方案以微加速度計ADXL213 作為信號檢測元件,并采用低功耗處理器MSP430F135 和RF 芯片nRF401 進行信號處
標簽： micro-accelerometer inertial wireless Design
上傳時間： 2013-04-24
上傳用戶：AbuGe
高精度Mosfet設計指南，很不錯的資料-Mosfet Design high-precision guide
標簽： MOSFET
上傳時間： 2013-05-25
上傳用戶：wsh1985810
In addition to simplifying Design problems, a family of dedicatedchips improves stepper-motor drive-
上傳時間： 2013-05-25
上傳用戶：stella2015
本文介紹了基于單片機AT89C51 的溫度控制系統的設計方案與軟硬件實現。采用溫度傳感器DS18B20 采集溫度數據，液晶顯示屏LCM1602 顯示溫度數據，AT24C02B 存儲溫度上下限設定
標簽： Implementation Temperature SingleChip Control
上傳時間： 2013-06-03
上傳用戶：xoxoliguozhi
硬件設計指南，電路設計說明，E文介紹,IC Design
上傳時間： 2013-07-29
上傳用戶：lwx1888
基于FPGA的VGA顯示接口的研究與設計-FPGA-based VGA Display Interface Research and Design
標簽： VGA
上傳時間： 2013-05-29
上傳用戶：snowkiss2014
Verilog HDL是一種硬件描述語言（HDL:Hardware Discription Language），是一種以文本形式來描述數字系統硬件的結構和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數字邏輯系統所完成的邏輯功能。 Verilog HDL和VHDL是目前世界上最流行的兩種硬件描述語言，都是在20世紀80年代中期開發(fā)出來的。前者由Gateway Design Automation公司（該公司于1989年被Cadence公司收購）開發(fā)。該書本由淺入深的介紹了該技術的相關知識。推薦閱讀。
標簽： VerilogHDL 數字設計
上傳時間： 2013-05-30
上傳用戶：13081287919
現場可編程門陣列(FPGA)是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的,它結合了微電子技術、電路技術和EDA(Electronics Design Automation)技術。隨著它的廣泛應用和快速發(fā)展,使設計電路的規(guī)模和集成度不斷提高,同時也帶來了電子系統設計方法和設計思想的不斷推陳出新。 隨著數字電子技術的發(fā)展,數字信號處理的理論和技術廣泛的應用于通訊、語音處理、計算機和多媒體等領域。離散傅立葉變換(DFT)作為數字信號處理中的基本運算,發(fā)揮著重要作用。而快速傅里葉變換(FFT)算法的提出,使離散傅里葉變換的運算量減小了幾個數量級,使得數字信號處理的實現變得更加容易。FFT已經成為現代數字信號處理的核心技術之一,因此對FFT算法及其實現方法的研究具有很強的理論和現實意義。 本文主要研究如何利用FPGA實現FFT算法,研制具有自主知識產權的FFT信號處理器。該設計采用高效基-16算法實現了一種4096點FFT復數浮點運算處理器,其蝶形處理單元的基-16運算核采用兩級改進的基-4算法級聯實現,僅用8個實數乘法器就可實現基-16蝶形單元所需的8次復數乘法運算,在保持處理速度的優(yōu)勢下,比傳統的基-16算法節(jié)省了75％的乘法器邏輯資源。 在重點研究處理器蝶形單元設計的基礎上,本文完成了整個FFT處理器電路的FPGA設計。首先基于對處理器功能和特點的分析,研究了FFT算法的選取和優(yōu)化,并完成了處理器體系結構的設計；在此基礎上,以提高處理器處理速度和減小硬件資源消耗為重點研究了具體的實現方案,完成了1.2萬行RTL代碼編程,并在XILINX公司提供的ISE 9.1i集成開發(fā)環(huán)境中實現了處理器各個模塊的RTL設計：隨后,以XILINX Spartan-3系列FPGA芯片xc3S1000為硬件平臺,完成了整個FFT處理器的電路設計實現。 經過仿真驗證,本文所設計的FFT處理器芯片運行速度達到了100MHz,占用的FPGA門數為552806,電路的信噪比可以達到50dB以上,達到了高速高性能的設計要求。
上傳時間： 2013-04-24
上傳用戶：科學怪人
<rt id="8immc"></rt>
