Artix-7 XC7A35T-DDR3開發(fā)板資料硬件參考設(shè)計(jì)資料QM_ XC7A35T開發(fā)板主要特征參數(shù)如下所示：? 主控FPGA：XC7A35T-1FTG256C；? 主控FPGA外部時(shí)鐘源頻率：50MHz；? XC7A35T-1FTG256C芯片內(nèi)部自帶豐富的Block RAM資源，達(dá)到了1,800kb；? XC7A35T-1FTG256C芯片邏輯單元數(shù)為33,280；? QM _XC7A35T板載N25Q064A SPI Flash芯片，8MB(64Mbit)的存儲(chǔ)容量；? QM _XC7A35T板載256MB鎂光的DDR3存儲(chǔ)器，型號(hào)為MT41K128M16JT-125:K；? QM _XC7A35T提供核心板芯片工作的3.3V電源，有一路3.3V的LED電源指示燈，板載高性能DC/DC芯片給FPGA 1.0V Core電壓，DDR3 1.5V電壓供電以及VDD_AUX的1.8V電壓；? QM _XC7A35T引出了兩排2x32p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? QM _XC7A35T引出了芯片的2路按鍵用于測(cè)試,其中一路用于PROGROM_B信號(hào)編程按鈕；? QM _XC7A35T引出了芯片的3路LED燈用于測(cè)試，其中一路LED為FPGA_DONE信號(hào)指示燈；? QM _XC7A35T引出了芯片的JTAG調(diào)試端口，采用單排6p、2.54mm間距的排針；
標(biāo)簽： DDR3
上傳時(shí)間： 2022-05-11
上傳用戶：shjgzh
Altera(Intel)_Cyclone_IV_EP4CE15_開發(fā)板資料硬件參考設(shè)計(jì)+邏輯例程Cyclone IV EP4CE15核心板主要特征參數(shù)如下所示：? 主控FPGA：EP4CE15F23C8N；? 主控FPGA外部時(shí)鐘源頻率：50MHz；? EP4CE15F23C8N芯片內(nèi)部自帶豐富的Block RAM資源；? EP4CE15F23C8N芯片邏輯單元數(shù)為15K LE；? Cyclone IV EP4CE15板載W25Q064 SPI Flash芯片，8MB字節(jié)的存儲(chǔ)容量；? Cyclone IV EP4CE15板載Winbond 32MB的SDRAM，型號(hào)為W9825G6KH-6；? Cyclone IV EP4CE15核心板板載MP2315高效率DC/DC芯片提供FPGA芯片工作的3.3V電源；? Cyclone IV EP4CE15核心板引出了兩排64p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? Cyclone IV EP4CE15核心板引出了芯片的3路按鍵用于測(cè)試；? Cyclone IV EP4CE15核心板引出了芯片的2路LED用于測(cè)試；? Cyclone IV EP4CE15核心板引出了芯片的JTAG調(diào)試端口，采用雙排10p、2.54mm的排針；
標(biāo)簽： altera intel cyclone
上傳時(shí)間： 2022-05-11
上傳用戶：zhanglei193
網(wǎng)口單端轉(zhuǎn)差分板H1102 DS26C31 DS26C32 PROTEL 99SE 原理圖+PCB+封裝庫(kù)文件，Protel 99se 設(shè)計(jì)，包括原理圖及PCB印制板圖，可以用Protel或 Altium Designer(AD)軟件打開或修改，都已經(jīng)制板在實(shí)際項(xiàng)目中使用，可作為你產(chǎn)品設(shè)計(jì)的參考。
標(biāo)簽： 網(wǎng)口 protel 原理圖 pcb 封裝
上傳時(shí)間： 2022-05-12
上傳用戶：wangshoupeng199
GB-T4677.1-1984 印制板表層絕緣電阻測(cè)試方法
標(biāo)簽： 4677.1 GB-T 1984 印制板
上傳時(shí)間： 2013-07-08
上傳用戶：eeworm
專輯類-國(guó)標(biāo)類相關(guān)專輯-313冊(cè)-701M GB-T4677.1-1984-印制板表層絕緣電阻測(cè)試方法.pdf
上傳時(shí)間： 2013-04-24
上傳用戶：LIKE
專輯類-網(wǎng)絡(luò)及電腦相關(guān)專輯-114冊(cè)-4.31G 路由器知識(shí)講座-68頁(yè)-1.5M-PPT版.ppt
上傳時(shí)間： 2013-06-04
上傳用戶：leehom61
信號(hào)與信息處理是信息科學(xué)中近幾年來(lái)發(fā)展最為迅速的學(xué)科之一,隨著片上系統(tǒng)(SOC,System On Chip)時(shí)代的到來(lái),FPGA正處于革命性數(shù)字信號(hào)處理的前沿。基于FPGA的設(shè)計(jì)可以在系統(tǒng)可再編程及在系統(tǒng)調(diào)試,具有吞吐量高,能夠更好地防止授權(quán)復(fù)制、元器件和開發(fā)成本進(jìn)一步降低、開發(fā)時(shí)間也大大縮短等優(yōu)點(diǎn)。然而,FPGA器件是基于SRAM結(jié)構(gòu)的編程工藝,掉電后編程信息立即丟失,每次加電時(shí),配置數(shù)據(jù)都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統(tǒng)設(shè)計(jì)中具有極其重要的價(jià)值,這也給用于可編程邏輯器件編程的配置接口電路和實(shí)驗(yàn)開發(fā)設(shè)備提出了更高的要求。 本論文基于IEEE1149.1標(biāo)準(zhǔn)和USB2.0技術(shù),完成了FPGA配置接口電路及實(shí)驗(yàn)開發(fā)板的設(shè)計(jì)與實(shí)現(xiàn)。作者在充分理解IEEE1149.1標(biāo)準(zhǔn)和USB技術(shù)原理的基礎(chǔ)上,針對(duì)Altcra公司專用的USB數(shù)據(jù)配置電纜USB-Blaster,對(duì)其內(nèi)部工作原理及工作時(shí)序進(jìn)行測(cè)試與詳細(xì)分析,完成了基于USB配置接口的FPGA芯片開發(fā)實(shí)驗(yàn)電路的完整軟硬件設(shè)計(jì)及功能時(shí)序仿真。作者最后進(jìn)行了軟硬件調(diào)試,完成測(cè)試與驗(yàn)證,實(shí)現(xiàn)了對(duì)Altera系列PLD的配置功能及實(shí)驗(yàn)開發(fā)板的功能。 本文討論的USB下載接口電路被驗(yàn)證能在Altera的QuartusII開發(fā)環(huán)境下直接使用,無(wú)須在主機(jī)端另行設(shè)計(jì)通信軟件,其兼容性較現(xiàn)有設(shè)計(jì)有所提高。由于PLD(Programmable Logic Device)廠商對(duì)其知識(shí)產(chǎn)權(quán)嚴(yán)格保密,使得基于USB接口的配置電路應(yīng)用受到很大限制,同時(shí)也加大了自行對(duì)其進(jìn)行開發(fā)設(shè)計(jì)的難度。 與傳統(tǒng)的基于PC并口的下載接口電路相比,本設(shè)計(jì)的基于USB下載接口電路及FPGA實(shí)驗(yàn)開發(fā)板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對(duì)PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調(diào)試NiosII嵌入式軟核處理器等明顯優(yōu)勢(shì)。從成本來(lái)看,本設(shè)計(jì)的USB配置接口電路及FPGA實(shí)驗(yàn)開發(fā)板與其同類產(chǎn)品相比有較強(qiáng)的競(jìng)爭(zhēng)力。
上傳時(shí)間： 2013-04-24
上傳用戶：lingduhanya
工業(yè)X-CT（X-ray Computed Tomography）無(wú)損檢測(cè)技術(shù)是以不損傷或者破壞被檢測(cè)對(duì)象的一種高新檢測(cè)技術(shù)，被譽(yù)為最佳的無(wú)損檢測(cè)手段，在無(wú)損檢測(cè)領(lǐng)域日益受到人們的青睞。近年來(lái)，各國(guó)都在投入大量的人力、物力對(duì)其進(jìn)行研究與開發(fā)。 目前，工業(yè)CT主要采用第二代和第三代掃描方式。在工業(yè)CT第三代掃描方式中，掃描系統(tǒng)僅作“旋轉(zhuǎn)”運(yùn)動(dòng)，控制系統(tǒng)比較簡(jiǎn)單。對(duì)此，我國(guó)已取得了可喜的成績(jī)。然而，對(duì)工業(yè)CT系統(tǒng)中的二代掃描運(yùn)動(dòng)控制系統(tǒng)，即針對(duì)“平移+旋轉(zhuǎn)”運(yùn)動(dòng)的控制系統(tǒng)的研究，我國(guó)已有采用，但與發(fā)達(dá)國(guó)家相比，還存在較大的差距。二代掃描方式與其它掃描方式相比，具有對(duì)被檢物的尺寸沒有要求，且能夠?qū)Ω信d趣的檢測(cè)區(qū)域進(jìn)行局部掃描的獨(dú)特優(yōu)點(diǎn)。同時(shí)X光源的射線出束角較?。ㄒ话阈∮?0°），因此在工業(yè)X-CT系統(tǒng)主要采用二代掃描運(yùn)動(dòng)控制。有鑒于此，本論文結(jié)合有關(guān)科研項(xiàng)目，開展了工業(yè)X-CT二代掃描控制系統(tǒng)的研究。 論文首先介紹了工業(yè)X-CT系統(tǒng)的工作原理和各種掃描運(yùn)動(dòng)控制方式的特點(diǎn)，闡述了開展二代掃描控制的研究目的和意義。其次，根據(jù)二代掃描控制的特點(diǎn)，提出了“在優(yōu)先滿足工業(yè)X-CT二代掃描控制的基礎(chǔ)上，力求實(shí)現(xiàn)對(duì)工業(yè)X-CT掃描運(yùn)動(dòng)的通用控制，使其能同時(shí)支持一、三代掃描方式”的設(shè)計(jì)思想。據(jù)此，研究確立了基于單片機(jī)AT89LV52及FPGA芯片EP1C3T100C8的運(yùn)動(dòng)控制架構(gòu)，以實(shí)現(xiàn)二代掃描控制系統(tǒng)的設(shè)計(jì)方案。論文詳細(xì)介紹了可編程邏輯器件FPGA的工作原理和開發(fā)流程，并對(duì)其相關(guān)開發(fā)環(huán)境QuartusII4.1作了闡述。結(jié)合運(yùn)動(dòng)控制系統(tǒng)的硬件設(shè)計(jì)，詳細(xì)介紹了各功能模塊的具體設(shè)計(jì)過程，給出了相關(guān)的設(shè)計(jì)原理框圖和實(shí)際運(yùn)行波形。并制作了相應(yīng)的PCB板，調(diào)試了整個(gè)硬件控制系統(tǒng)。最后，論文還詳細(xì)研究了利用VisualC++6.0來(lái)完成上位機(jī)控制軟件的設(shè)計(jì)，給出了運(yùn)動(dòng)控制主界面及掃描運(yùn)動(dòng)控制功能軟件設(shè)計(jì)的流程圖。 論文對(duì)整個(gè)運(yùn)動(dòng)控制系統(tǒng)采用的經(jīng)濟(jì)型的開環(huán)控制技術(shù)所帶來(lái)的不利影響，分析研究了增加步進(jìn)電機(jī)的細(xì)分?jǐn)?shù)以提高掃描精度的可能性，并對(duì)所研究的控制系統(tǒng)在調(diào)試過程中出現(xiàn)的一些問題及解決方案作了簡(jiǎn)要的分析，提出了一些完善方法。
標(biāo)簽： FPGA X-CT 工業(yè) 掃描控制
上傳時(shí)間： 2013-04-24
上傳用戶：stella2015
本文提出了一種適合于嵌入式SoC的USB器件端處理器的硬件實(shí)現(xiàn)結(jié)構(gòu)。并主要研究了USB器件端處理器的RTL級(jí)實(shí)現(xiàn)及FPGA原型驗(yàn)證、和ASIC實(shí)現(xiàn)研究，包括從模型建立、算法仿真、各個(gè)模塊的RTL級(jí)設(shè)計(jì)及仿真、FPGA的下載測(cè)試和ASIC的綜合分析。它的速度滿足預(yù)定的48MHz，等效門面積不超過1萬(wàn)門，完全可應(yīng)用于SOC設(shè)計(jì)中?！ ”疚闹攸c(diǎn)對(duì)嵌入式USB器件端處理器的FPGA實(shí)現(xiàn)作了研究。為了準(zhǔn)確測(cè)試本處理器的運(yùn)行情況，本文應(yīng)用串口傳遞測(cè)試數(shù)據(jù)入FPGA開發(fā)板，測(cè)試模塊讀入測(cè)試數(shù)據(jù)，發(fā)送入PC機(jī)的主機(jī)端。通過NI-VISA充當(dāng)軟件端，檢驗(yàn)測(cè)試數(shù)據(jù)的正確。
上傳時(shí)間： 2013-07-24
上傳用戶：1079836864
心臟疾病一直是威脅人類生命健康的主要疾病之一。研究無(wú)創(chuàng)的心電信號(hào)檢測(cè)設(shè)備來(lái)檢測(cè)與評(píng)價(jià)心臟功能的狀況，并研究心臟疾病的成因是生物醫(yī)學(xué)電子學(xué)的重要研究課題之一。動(dòng)態(tài)心電記錄儀(Holter)是用于記錄24小時(shí)長(zhǎng)時(shí)間心電圖的一種設(shè)備。研制高性能的動(dòng)態(tài)心電記錄、監(jiān)護(hù)系統(tǒng)對(duì)于心血管疾病的診斷和治療具有十分重要的意義。 Holter技術(shù)發(fā)展至今已有幾十年歷史，但目前的Holter仍存在許多不足之處：(1)許多Holter采用8位、16位單片機(jī)作為控制系統(tǒng)，運(yùn)算能力有限，無(wú)法加入自動(dòng)診斷功能：(2)數(shù)據(jù)存儲(chǔ)采用固定焊接在板上的存儲(chǔ)芯片，容量小，數(shù)據(jù)取出回放不方便；(3)大部分Holter還不能實(shí)現(xiàn)心電信號(hào)的實(shí)時(shí)遠(yuǎn)程傳輸，心電數(shù)據(jù)的分析以及分析報(bào)告的獲取往往要滯后好幾天時(shí)間，不利于心臟疾病的及早診斷及治療。 針對(duì)這些不足，本文設(shè)計(jì)了一個(gè)基于ARM(一種32位嵌入式處理器)的動(dòng)態(tài)心電記錄儀。該記錄儀具有運(yùn)算功能強(qiáng)、能夠?qū)崿F(xiàn)心電信號(hào)實(shí)時(shí)遠(yuǎn)程網(wǎng)絡(luò)傳輸?shù)奶攸c(diǎn)。為確保信息不會(huì)因網(wǎng)絡(luò)傳輸故障而丟失，本系統(tǒng)同時(shí)還采用了便于攜帶的SD(Secure Digital Memory)閃存卡作為存儲(chǔ)媒介，具有大容量數(shù)據(jù)存儲(chǔ)的功能。本文設(shè)計(jì)的系統(tǒng)主要完成的任務(wù)有心電信號(hào)的采集、心電信號(hào)的放大濾波、心電信號(hào)的顯示和心電信號(hào)的存儲(chǔ)與傳輸。整個(gè)系統(tǒng)由一片ARM嵌入式微處理器控制，本系統(tǒng)中采用的嵌入式微處理器是三星的S3C44BOX。放大和濾波電路主要是對(duì)電極導(dǎo)聯(lián)傳來(lái)的心電信號(hào)進(jìn)行放大和濾除干擾信號(hào)，以獲取合適的信號(hào)大小并保證采集的心電信號(hào)的正確性。心電信號(hào)的顯示是把心電信號(hào)實(shí)時(shí)地顯示在Holter的液晶屏上，能使患者直觀地觀察到自己的心電信號(hào)情況。心電信號(hào)的存儲(chǔ)采用了容量大、成本及功耗低并且體積小方便攜帶的SD卡來(lái)存儲(chǔ)心電數(shù)據(jù)。心電數(shù)據(jù)的傳輸是通過以太網(wǎng)實(shí)現(xiàn)的，以太網(wǎng)可以實(shí)現(xiàn)快速、高正確率的傳輸。傳輸?shù)臄?shù)據(jù)由醫(yī)院內(nèi)的服務(wù)器接收，并且在服務(wù)器端對(duì)心電信號(hào)進(jìn)行相應(yīng)的顯示和處理。為實(shí)現(xiàn)上述功能編寫的系統(tǒng)軟件包括Holter的Bootloader的設(shè)計(jì)、uCLINUX操作系統(tǒng)的移植、A/D轉(zhuǎn)換程序、液晶屏的控制及菜單程序、SD卡FAT文件格式的數(shù)據(jù)存儲(chǔ)和服務(wù)器端數(shù)據(jù)接收、波形顯示程序。本系統(tǒng)經(jīng)過一定的實(shí)驗(yàn)證明符合設(shè)計(jì)要求，具有體積小、成本低、使用方便的特點(diǎn)。
標(biāo)簽： ARM 便攜式 遠(yuǎn)程 動(dòng)態(tài)
上傳時(shí)間： 2013-07-10
上傳用戶：Amos
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
