高精度慣性加速度計能夠實現實時位移檢測，在當今民用和軍用系統如汽車電子、工業控制、消費電子、衛星火箭和導彈等中間具有廣泛的需求。在高精度慣性加速度計中，特別需要穩定的低噪聲高靈敏度接口電路。事實上，隨著傳感器性能的不斷提高，接口電路將成為限制整個系統的主要因素。 本論文在分析差動電容式傳感器工作原理的基礎上，設計了針對電容式加速度計的全差分開環低噪聲接口電路。前端電路檢測傳感器電容的變化，通過積分放大，產生正比于電容波動的電壓信號。 本論文采用開關電容電路結構，使得對寄生不敏感，信號靈敏度高，容易與傳感器單片集成。為了得到微重力加速度性能，設計電容式位移傳感接口電路時，重點研究了噪聲問題和系統建模問題。仔細分析了開環傳感器中的不同噪聲源，并對其中的一些進行了仿真驗證。建立了接口電路寄生電容和寄生電阻模型。 為了更好的提高分辨率，降低噪聲的影響如放大器失調、1/f噪聲、電荷注入、時鐘饋通和KT/C噪聲，本論文采用了相關雙采樣技術（CDS）。為了限制接口電路噪聲特別是熱噪聲，著重設計考慮了前置低噪聲放大器的設計及優化。由于時鐘一直導通，特別設計了低功耗弛豫振蕩器，振蕩頻率為1．5M。為了減小傳感器充電基準電壓噪聲，采用兩級核心基準結構設計了高精度基準，電源抑制比高達90dB。 TSMC 0．18μm工藝中的3．3V電壓和模型，本論文進行了spectre仿真。 關鍵詞：MEMS；電容式加速度計；接口電路；低噪聲放大器；開環檢測
標簽： MEMS 傳感器 弱信號
上傳時間： 2013-05-23
上傳用戶：hphh
用一片CPLD實現數字鎖相環,用VHDL或V語言
標簽： CPLD VHDL 數字鎖相環
上傳時間： 2013-05-27
上傳用戶：hewenzhi
是用AT89C2051主控音量控制PT2258,數碼管顯示, 紅外線遙控,2.1/5.1音源選擇)包括全套原理圖,源程序,HEX文件
標簽： 5.1 多媒體 方案
上傳時間： 2013-06-12
上傳用戶：wl9454
本書主要闡述設計射頻與微波功率放大器所需的理論、方法、設計技巧，以及將分析計算與計算機輔助設計相結合的優化設計方法。這些方法提高了設計效率，縮短了設計周期。本書內容覆蓋非線性電路設計方法、非線性主動設備建模、阻抗匹配、功率合成器、阻抗變換器、定向耦合器、高效率的功率放大器設計、寬帶功率放大器及通信系統中的功率放大器設計。 本書適合從事射頻與微波動功率放大器設計的工程師、研究人員及高校相關專業的師生閱讀。 作者簡介 Andrei Grebennikov是M／A—COM TYCO電子部門首席理論設計工程師，他曾經任教于澳大利亞Linz大學、新加坡微電子學院、莫斯科通信和信息技術大學。他目前正在講授研究班課程，在該班上，本書作為國際微波年會論文集。 目錄 第1章 雙口網絡參數 1.1 傳統的網絡參數 1.2 散射參數 1.3 雙口網絡參數間轉換 1.4 雙口網絡的互相連接 1.5 實際的雙口電路 1.5.1 單元件網絡 1.5.2 π形和T形網絡 1.6 具有公共端口的三口網絡 1.7 傳輸線 參考文獻 第2章 非線性電路設計方法 2.1 頻域分析 2.1.1 三角恒等式法 2.1.2 分段線性近似法 2.1.3 貝塞爾函數法 2.2 時域分析 2.3 NewtOn.Raphscm算法 2.4 準線性法 2.5 諧波平衡法 參考文獻 第3章 非線性有源器件模型 3.1 功率MOSFET管 3.1.1 小信號等效電路 3.1.2 等效電路元件的確定 3.1.3 非線性I—V模型 3.1.4 非線性C.V模型 3.1.5 電荷守恒 3.1.6 柵一源電阻 3.1.7 溫度依賴性 3.2 GaAs MESFET和HEMT管 3.2.1 小信號等效電路 3.2.2 等效電路元件的確定 3.2.3 CIJrtice平方非線性模型 3.2.4 Curtice.Ettenberg立方非線性模型 3.2.5 Materka—Kacprzak非線性模型 3.2.6 Raytheon(Statz等)非線性模型 3.2.7 rrriQuint非線性模型 3.2.8 Chalmers(Angek)v)非線性模型 3.2.9 IAF(Bemth)非線性模型 3.2.10 模型選擇 3.3 BJT和HBT汀管 3.3.1 小信號等效電路 3.3.2 等效電路中元件的確定 3.3.3 本征z形電路與T形電路拓撲之間的等效互換 3.3.4 非線性雙極器件模型 參考文獻 第4章 阻抗匹配 4.1 主要原理 4.2 Smith圓圖 4.3 集中參數的匹配 4.3.1 雙極UHF功率放大器 4.3.2 M0SFET VHF高功率放大器 4.4 使用傳輸線匹配 4.4.1 窄帶功率放大器設計 4.4.2 寬帶高功率放大器設計 4.5 傳輸線類型 4.5.1 同軸線 4.5.2 帶狀線 4.5.3 微帶線 4.5.4 槽線 4.5.5 共面波導 參考文獻 第5章 功率合成器、阻抗變換器和定向耦合器 5.1 基本特性 5.2 三口網絡 5.3 四口網絡 5.4 同軸電纜變換器和合成器 5.5 wilkinson功率分配器 5.6 微波混合橋 5.7 耦合線定向耦合器 參考文獻 第6章 功率放大器設計基礎 6.1 主要特性 6.2 增益和穩定性 6.3 穩定電路技術 6.3.1 BJT潛在不穩定的頻域 6.3.2 MOSFET潛在不穩定的頻域 6.3.3 一些穩定電路的例子 6.4 線性度 6.5 基本的工作類別：A、AB、B和C類 6.6 直流偏置 6.7 推挽放大器 6.8 RF和微波功率放大器的實際外形 參考文獻 第7章 高效率功率放大器設計 7.1 B類過激勵 7.2 F類電路設計 7.3 逆F類 7.4 具有并聯電容的E類 7.5 具有并聯電路的E類 7.6 具有傳輸線的E類 7.7 寬帶E類電路設計 7.8 實際的高效率RF和微波功率放大器 參考文獻 第8章 寬帶功率放大器 8.1 Bode—Fan0準則 8.2 具有集中元件的匹配網絡 8.3 使用混合集中和分布元件的匹配網絡 8.4 具有傳輸線的匹配網絡 8.5 有耗匹配網絡 8.6 實際設計一瞥 參考文獻 第9章 通信系統中的功率放大器設計 9.1 Kahn包絡分離和恢復技術 9.2 包絡跟蹤 9.3 異相功率放大器 9.4 Doherty功率放大器方案 9.5 開關模式和雙途徑功率放大器 9.6 前饋線性化技術 9.7 預失真線性化技術 9.8 手持機應用的單片cMOS和HBT功率放大器 參考文獻
標簽： 射頻 微波功率 放大器設計
上傳時間： 2013-04-24
上傳用戶：W51631
有機發光顯示器件(OrganicLight-EmittingDiodes，OLEDs)作為下一代顯示器倍受關注，它具有輕、薄、高亮度、快速響應、高清晰度、低電壓、高效率和低成本等優點，完全可以媲美CRT、LCD、LED等顯示器件。作為全固化顯示器件，OLED的最大優越性是能夠與塑料晶體管技術相結合實現柔性顯示，應用前景非常誘人。OLED如此眾多的優點和廣闊的商業前景，吸引了全球眾多研究機構和企業參與其研發和產業化。然而，OLED也存在一些問題，特別是在發光機理、穩定性和壽命等方面還需要進一步的研究。要達到這些目標，除了器件的材料，結構設計外，封裝也十分重要。 本論文的主要工作是利用現有的材料，從綠光OLED器件制作工藝、發光機理，結構和封裝入手，首先，探討了作為陽極的ITO玻璃表面處理工藝和ITO玻璃的光刻工藝。ITO表面的清潔程度嚴重影響著光刻質量和器件的最終性能；ITO表面經過氧等離子處理后其表面功函數增大，明顯提高了器件的發光亮度和發光效率。 其次，針對光刻、曝光工藝技術進行了一系列相關實驗，在光刻工藝中，光刻膠的厚度是影響光刻質量的一個重要因素，其厚度在1.2μm左右時，光刻效果理想。研究了OLED器件陰極隔離柱成像過程中的曝光工藝，摸索出了最佳工藝參數。 然后采用以C545T作為綠光摻雜材料制作器件結構為ITO/CuPc(20nm)/NPB(100nm)/Alq3(80nm)：C545T(2.1％摻雜比例)/Alq3(70nm)/LiF(0.5nm)/Al(1,00nm)的綠光OLED器件。最后基于以上器件采用了兩種封裝工藝，實驗一中，在封裝玻璃的四周涂上UV膠，放入手套箱，在氮氣保護氣氛下用紫外冷光源照射1min進行一次封裝，然后取出OLED片，在ITO玻璃和封裝玻璃接口處涂上UV膠，真空下用紫外冷光源照射1min，固化進行二次封裝。實驗二中，在各功能層蒸鍍完成后，又在陰極的外面蒸鍍了一層薄膜封裝層，然后再按實驗一的方法進行封裝。薄膜封裝層的材料分別為硒(Se)、碲(Te)、銻(Sb)。分別對兩種封裝工藝器件的電流-電壓特性、亮度-電壓特性、發光光譜及壽命等特性進行了測試與討論。通過對比，研究發現增加薄膜封裝層器件的壽命比未加薄膜封裝層器件壽命都有所延長，其中，Se薄膜封裝層的增加將器件的壽命延長了1.4倍，Te薄膜封裝層的增加將器件的壽命延長了兩倍多，Sb薄膜封裝層的增加將器件的壽命延長了1.3倍，研究還發現薄膜封裝層基本不影響器件的電流-電壓特性、色坐標等光電性能。最后，分別對三種薄膜封裝層材料硒(Se)、碲(Te)、銻(Sb)進行了研究。
標簽： 機電 發光 顯示器件
上傳時間： 2013-07-11
上傳用戶：liuwei6419
靜電防護相關的國際標準-IEC61340-5-1(chinese),中文版
標簽： chinese 61340 IEC zip
上傳時間： 2013-05-18
上傳用戶：hanli8870
花1萬元的PCB設計高級講座.系統講解PCB制作
標簽： PCB 講座
上傳時間： 2013-08-03
上傳用戶：zjt20011220
對一些信號的監測尤其是對電壓、電流、溫度等模擬量的監測有著很廣泛的應用，通過監測到的數據，可以對系統相關設置進行及時調整，為人們的生產生活帶來便利與保證。 系統采用Actel公司先進的模數混合FPGA以及Actel公司的SOPC設計解決方案，單芯片實現以CortexMI處理器為核心的片上監測系統。它可以完成對電壓、電流、溫度等模擬量的監測，系統模擬模塊將采集到的數據ADC后送給處理器Cortex-MI進行處理，通過串行口，以太網口和OLED，實現與PC主機交互，板上實時顯示以及遠程主機檢測功能。借助于Actel的先進的新型fusion模數混合FPGA器件，單芯片實現可直接對外部模擬信號進行處理的數模混合系統，簡化了設計；對電壓，電流，溫度等模擬量的測控在日常生活中有很重要的意義，該系統在智能家電，電源監控以及微控制器等領域有廣泛的應用前景。 本文研究的主要內容包括： 1.對現有嵌入式設計方法進行比較，確定系統設計目標并選擇SOPC方案設計系統； 2.系統硬件平臺設計； 3.系統軟件設計。
標簽： FPGA 電壓電流 溫度監測
上傳時間： 2013-06-14
上傳用戶：tuilp1a
隨著中國二代導航系統的建設，衛星導航的應用將普及到各個行業，具有自主知識產權的衛星導航接收機的研究與設計是該領域的一個研究熱點。在接收機的設計中，對于成熟技術將利用ASIC芯片進行批量生產，該芯片是專用芯片，一旦制造成型不能改變。但是對于正在研究的接收機技術，特別是在需要利用接收機平臺進行提高接收機性能研究時，利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，進行批量生產。本課題就是基于FPGA研究GPS并行捕獲技術的硬件電路，著重進行了其中一個捕獲通道的設計和實現。 GPS信號捕獲時間是影響GPS接收機性能的一個關鍵因素，尤其是在高動態和實時性要求高的應用中或者對弱GPS信號的捕獲方面。因此，本文在滑動相關法基礎上引出了基于FFT的并行快速捕獲方法，采用自頂向下的方法對系統進行總體功能劃分和結構設計，并采用自底向上的方法對系統進行功能實現和驗證。 本課題以Xilinx公司的Spartan3E開發板為硬件開發平臺，以ISE9.2i為軟件開發平臺，采用Verilog HDL編程實現該系統。并利用Nemerix公司的GPS射頻芯片NJ1006A設計制作了GPS中頻信號產生平臺。該平臺可實時地輸出采樣頻率為16.367MHz的GPS數字中頻信號。 本課題主要是基于采樣率變換和FFT實現對GPS C/A碼的捕獲。該算法利用平均采樣的方法，將信號的采樣率降低到1.024 MHz，在低采樣率下利用成熟的1024點FFT IP核對C/A碼進行粗捕，給出GPS信號的碼相位(精度大約為1/4碼片)和載波的多普勒頻率，符合GPS后續跟蹤的要求。 同時，由于FFT算法是以資源換取時間的方法來提高GPS捕獲速度的，所以在設計時，合理地采用FPGA設計思想與技巧優化系統。基于實用性的要求，詳細的給出了基于FFT的GPS并行捕獲各個模塊的實現原理、實現結構以及仿真結果。并達到降低系統硬件資源，能夠快速、高效地實現對GPS C/A碼捕獲的要求。 本研究是導航研究所承擔的國家863課題“利用多徑信號提高GNSS接收機性能的新技術研究”中關于接收機信號捕獲算法的一部分，對接收機的設計具有一定的參考價值。
標簽： GPSCA FPGA FFT
上傳時間： 2013-07-22
上傳用戶：user08x
現場可編程門陣列(FPGA)的發展已經有二十多年，從最初的1200門發展到了目前數百萬門至上千萬門的單片FPGA芯片。現在，FPGA已廣泛地應用于通信、消費類電子和車用電子類等領域，但國內市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統性能的重要因素。目前，為了消除FPGA芯片內的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(DLL)和鎖相環(PLL)兩種方法，而其各自又分為數字設計和模擬設計。雖然用模擬的方法實現的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設計難易程度以及可復用性等多方面考慮，我們更愿意采用數字的方法來實現。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎，對全數字延時鎖相環(DLL)電路進行分析研究和設計，在此基礎上設計出具有自主知識產權的模塊電路。 本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設計、晶體管級電路設計和仿真以及最后對設計好的電路仿真分析、電路的優化等做了大量的工作，通過比較DLL與PLL、數字DLL與模擬DLL，深入的分析了全數字DLL模塊電路組成結構和工作原理，設計出了符合指標要求的全數字DLL模塊電路，為開發自我知識產權的FPGA奠定了堅實的基礎。 本文先簡要介紹FPGA及其時鐘管理技術的發展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優劣。接著詳細論述了DLL模塊及各部分電路的工作原理和電路的設計考慮，給出了全數字DLL整體架構設計。最后對DLL整體電路進行整體仿真分析，驗證電路功能，得出應用參數。在設計中，用Verilog-XL對部分電路進行數字仿真，Spectre對進行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設計采用TSMC0.18μmCMOS工藝庫建模，設計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達到了國外同類產品的相應指標。最后完成了輸出電路設計，可以實現時鐘占空比調節，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。
標簽： FPGA 全數字 延時
上傳時間： 2013-06-10
上傳用戶：yd19890720
蟲蟲下載站版權所有 京ICP備2021023401號-1
