MPEG-2是MPEG組織在1994年為了高級工業(yè)標準的圖象質(zhì)量以及更高的傳輸率所提出的視頻編碼標準,其優(yōu)秀性使之成為過去十年應用最為廣泛的標準,也是未來十年影響力最為廣泛的標準之一。 本文以MPEG-2視頻標準為研究內(nèi)容,建立系統(tǒng)級設(shè)計方案,設(shè)計FPGA原型芯片,并在FPGA系統(tǒng)中驗證視頻解碼芯片的功能。最后在0.18微米工藝下實現(xiàn)ASIC的前端設(shè)計。完成的主要工作包括以下幾個方面: 1.完成解碼系統(tǒng)的體系結(jié)構(gòu)的設(shè)計,采用了自頂而下的設(shè)計方法,實現(xiàn)系統(tǒng)的功能單元的劃分;根據(jù)其視頻解碼的特點,確定解碼器的控制方式;把視頻數(shù)據(jù)分文幀內(nèi)數(shù)據(jù)和幀間數(shù)據(jù),實現(xiàn)兩種數(shù)據(jù)的并行解碼。 2.實現(xiàn)了具體模塊的設(shè)計:根據(jù)本文研究的要求,在比特流格式器模塊設(shè)計中提出了特有的解碼方式;在可變長模塊中的變長數(shù)據(jù)解碼采用組合邏輯外加查找表的方式實現(xiàn),大大減少了變長數(shù)據(jù)解碼的時間;IQ、IDCT模塊采用流水的設(shè)計方法,減少數(shù)據(jù)計算的時間:運動補償模塊,針對模塊數(shù)據(jù)運算量大和訪問幀存儲器頻繁的特點,采用四個插值單元同時處理,增加像素緩沖器,充分利用并行性結(jié)構(gòu)等方法來加快運動補償速度。 3.根據(jù)視頻解碼的參考軟件,通過解碼系統(tǒng)的仿真結(jié)果和軟件結(jié)果的比較來驗證模塊的功能正確性。最后用FPGA開發(fā)板實現(xiàn)了解碼系統(tǒng)的原型芯片驗證,取得了良好的解碼效果。 整個設(shè)計采用Verilog HDL語言描述,通過了現(xiàn)場可編程門陣列(FPGA)的原型驗證,并采用SIMC0.18μm工藝單元庫完成了該電路的邏輯綜合。經(jīng)過實際視頻碼流測試,本文設(shè)計可以達到MPEG-2視頻主類主級的實時解碼的技術(shù)要求。
標簽:
MPEG2
FPGA
視頻解碼器
上傳時間:
2013-07-27
上傳用戶:ice_qi