最新三星ARM Cortex-A8內核的S5PV210開發板,1GHz主頻處理器強悍登場
上傳時間： 2013-06-13
上傳用戶：zhf1234
TI 成功演示 1GHz DSP，適合人工視覺等實時應用
上傳時間： 2013-12-17
上傳用戶：我干你啊
數字存儲示波器（DSO）上世紀八十年代開始出現，由于當時它的帶寬和分辨率較低，實時性較差，沒有具備模擬示波器的某些特點，因此并沒有受到人們的重視。隨著數字電路、大規模集成電路及微處理器技術的發展，尤其是高速模/數（A/D）轉換器及半導體存儲器（RAM）的發展，數字存儲示波器的采樣速率和實時性能得到了很大的提高，在工程測量中，越來越多的工程師用DSO來替代模擬示波器。 本文介紹了一款雙通道采樣速率達1GHz，分辨率為8Bits，實時帶寬為200MHz數字存儲示波器的研制。通過對具體功能和技術指標的分析，提出了FPGA＋ARM架構的技術方案。然后，本文分模塊詳細敘述了整機系統中部分模塊，包括前端高速A/D轉換器和FPGA的硬件模塊設計，數據處理模塊軟件的設計，以及DSO的GPIB擴展接口邏輯模塊的設計。 本文在分析了傳統DSO架構的基礎上，提出了本系統的設計思想和實現方案。在高速A/D選擇上，國家半導體公司2005年推出的雙通道采樣速率達500MHz高速A/D轉換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實現對單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數據緩沖單元和存儲單元，提高了系統的集成度和穩定性。其中，FPGA緩沖單元完成對不同時基情況下多通道數據的抽取，處理單元完成對數據正弦內插的計算，而DSO中其余數據處理功能包括數字濾波和FFT設計在后端的ARM內完成。DSO中常用的GPIB接口放在FPGA內集成，不僅充分利用了FPGA內豐富的邏輯資源，而且降低了整機成本，也減少了電路規模。 最后，利用ChipscopePro工具對采樣系統進行調試，并分析了數據中的壞數據產生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數據。
上傳時間： 2013-07-07
上傳用戶：asdkin
DesignSpark PCB 設計系統構建于集成設計環境之上，提供從捕獲原理圖到印刷電路板(PCB) 的設計和布局所需的全部工具。系統要求：DesignSpark 可在Windows 操作系統下運行，但是我們推薦您使用Windows XP。它不可以在Windows 3.1x 或Linux 下運行。推薦使用速度超過1GHz 的奔騰處理器和至少256Mb 的 RAM。在一年的時間內，獲獎的DesignSpark PCB設計工具已經有超過萬人下載！平均每日便有100次下載，免費且正版，深受工程師喜愛的強大軟件。
標簽： DesignSpark PCB 設計工具
上傳時間： 2013-05-28
上傳用戶：郭靜0516
產品概要： 3GHz射頻信號源模塊GR6710是軟件程控的虛擬儀器模塊，可以通過測控軟件產生9kHz到3GHz的射頻信號源和AM/FM/CW調制輸出，具有CPCI、PXI、SPI、RS232、RS485和自定義IO接口。 產品描述： 3GHz射頻信號源模塊GR6710是軟件程控的虛擬儀器模塊，可以通過測控軟件產生9kHz到3GHz的射頻信號源和AM/FM/CW調制輸出，還可以通過IQ選件實現其它任意調制輸出。GR6710既可程控發生點頻信號和掃頻信號，也支持內部調制和外部調制。GR6710可安裝于3U/6U背板上工作，也可以獨立供電工作，使用靈活。該模塊可用于通信測試、校準信號源。 技術指標 頻率特性 頻率范圍：9kHz～3GHz，500KHz以下指標不保證 頻率分辨率：3Hz，1Hz（載頻<10MHz時） 頻率穩定度：晶振保證 電平特性 電平范圍：-110dBm～+10dBm 電平分辨率：0.5dB 電平準確度：≤±2.5dB@POWER<-90dBm，≤±1.5dB@POWER>-90dBm 輸出關斷功能 頻譜純度 諧波：9KHz～200MHz≥20dBc，200MHz～3GHz≥30dBc 非諧波：≤80dBc典型值（偏移10kHz，載頻<1GHz），≥68dBc（偏移10kHz，其它載頻）， 鎖相環小數分頻雜散≥64dBc（偏移10kHz） SSB相噪： ≤-98dBc/Hz 偏移20kHz（500MHz） ≤-102dBc/Hz 偏移20kHz（1GHz） ≤-90dBc/Hz 偏移20kHz（>1GHz） 調制輸出：調幅AM、調頻FM、脈沖CW，其它調制輸出可以通過IQ選件實現 調制源：內、外 參考時鐘輸入和輸出：10MHz，14dBm 控制接口：CPCI、PXI、SPI、RS232、RS485、自定義GPIO 射頻和時鐘連接器：SMA-K 電源接口：背板供電、獨立供電 可選 電源及其功耗：+5V DC、±12V DC（紋波≤2%輸出電壓），≤38W 結構尺寸：3U高度4槽寬度（100mm×160mm×82mm，不含連接器部分） 工作環境：商業級溫度和工業級溫度 可選，振動、沖擊、可靠性、MTBF 測控軟件功能：射頻信號發生、調制信號輸出、跳頻/掃頻信號發生、支持WindowsXP系統 成功案例: 通信綜測儀器內部的信號源模塊 無線電監測設備內部的信號校準模塊 無線電通信測試儀器的調制信號發生
上傳時間： 2013-11-13
上傳用戶：s363994250
二十世紀八十年代以來, 微帶介質天線由于具有重量輕、尺寸小、良好的共形特性及較低的性能價格比等優點而引起工程技術部門的高度重視。現美國和加拿大都把微帶天線用于星載合成孔徑雷達以實現地面偵察和地形勘察, 日本也將微帶介質天線普遍用于衛星直播電視接收系統。我國正在開發和研制新型的微帶介質天線, 但這些大多在1GHz～50GHz 頻段范圍內進行, 且天線為窄帶, 這是介質襯底微帶天線的一大特點。至今, 由于天線的尺寸過大, 在VHF/ U HF 頻段, 圓形或矩形微帶介質天線尚未推廣應用。
上傳時間： 2014-12-30
上傳用戶：13162218709
目錄 一、Smart Phone Market Share 1.1、中國智能手機銷售量與變化狀況 1.2、智能手機操作系統份額走勢 1.3、智能手機銷售價格走勢 二、展訊智能手機方案 三、TI 無線充電方案 四、Freescale G+M二合一 Sensor 五、NXP NFC 六、TI 五合一 無線芯片 展訊智能手機方案框圖
上傳時間： 2014-12-30
上傳用戶：blacklee
Single-Ended and Differential S-Parameters Differential circuits have been important incommunication systems for many years. In the past,differential communication circuits operated at lowfrequencies, where they could be designed andanalyzed using lumped-element models andtechniques. With the frequency of operationincreasing beyond 1GHz, and above 1Gbps fordigital communications, this lumped-elementapproach is no longer valid, because the physicalsize of the circuit approaches the size of awavelength.Distributed models and analysis techniques are nowused instead of lumped-element techniques.Scattering parameters, or S-parameters, have beendeveloped for this purpose [1]. These S-parametersare defined for single-ended networks. S-parameterscan be used to describe differential networks, but astrict definition was not developed until Bockelmanand others addressed this issue [2]. Bockelman’swork also included a study on how to adapt single-ended S-parameters for use with differential circuits[2]. This adaptation, called “mixed-mode S-parameters,” addresses differential and common-mode operation, as well as the conversion betweenthe two modes of operation.This application note will explain the use of single-ended and mixed-mode S-parameters, and the basicconcepts of microwave measurement calibration.
上傳時間： 2014-03-25
上傳用戶：yyyyyyyyyy
論文設計了基于高性能通用DSP TMS320C64x的HDTV視頻解碼程序。該解碼 程序針對C64的特殊架構做了多方面的優化。特別是對變長解碼、IDCT和運動 補償三個關鍵模塊人工編寫了匯編語言程序、調整了流水線操作。經過優化，顯 著提高了解碼效率。通過軟件仿真可以得出如下重要結論：1）進行人工匯編優 化之后的程序效率相比于僅僅采用C語言優化之后的程序效率提高了將近七倍； 2）人工匯編優化之后，對標準清晰度視頻進行實時解碼時要求的時鐘頻率僅為 228.8MHz；3）對高清晰度視頻進行實時解碼時要求的時鐘頻率在1GHz左右。這 項研究對使用通用DSP實現高清晰度電視視頻解碼乃至實現整個信源解碼器有 重要的價值，推動了通用DSP在消費電子領域多媒體技術方面的應用。 該文討論了如何使用Matlab 的Complier 將*.m函數編譯為動態鏈接庫DLL， 提供給VC++ 調用的方法， 提供了一種VC++與Matlab 混合編程的快速實現。
上傳時間： 2013-12-30
上傳用戶：xiaodu1124
用verilog編寫的高速8路并行dds模塊，用于與高速da(1GHz或以上)接口產生任意頻率正弦波，模塊已經經過工程驗證，用于產品中。
上傳時間： 2014-01-04
上傳用戶：ruan2570406
