在傳統的電力電子電路中，DC/DC變換器通常采用模擬電路實現電壓或電流的控制。數字控制與模擬控制相比，有著顯著的優點，數字控制可以實現復雜的控制策略，同時大大提高系統的可靠性和靈活性，并易于實現系統的智能化。但目前數字控制基本上限于電力傳動領域，DC/DC變換器由于其開關頻率較高，一般其外圍功能由DSP或微處理器完成，而控制的核心，如PWM發生等大多采用專用控制芯片實現。FPGA由于其快速性、靈活性及保密性等優點，近年來在數字控制領域受到越來越多的關注。基于FPGA的DC/DC變換器是電力電子領域重要的研究方向之一。本文研究了同步Buck變換器的建模、設計及仿真，采用Xinlix的VIRTEX-Ⅱ PRO FPGA開發板實現了Buck變換器的全數字控制。 論文首先從Buck變換器的理論分析入手，根據它的物理特性，研究了該變換器的狀態空間平均模型和小信號分析。為了獲得高性能的開關電源，提出并分析了混雜模型設計方案，然后進行了控制器設計。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型，并進行仿真研究。浮點仿真的運算精度與溢出問題，影響了仿真的精度。為了克服這些不足，作者采用了定點仿真方法，得到了滿意的仿真結果。論文還著重論述了開關電源的數字控制器部分，數字控制器一般由三個主要功能模塊組成：模數轉換器、數字脈寬調制器(Digital PulseWidth Modulation：DPWM)和數字補償器。文中重點研究了DPWM和數字補償器，闡述了目前高頻數字控制變換器中存在的主要問題，特別是高頻狀態下DPWM分辨率較低，影響控制精度，甚至引起極限環(Limit Cycling)現象，對DPWM分辨率的提高與系統硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關系等問題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法，該方法在不提高系統硬件頻率的前提下，采用軟件使DPWM的分辨率大大提高。作者還設計了兩種數字補償器，并進行了分析比較，選擇了合適的補償算法，達到了改善系統性能的目的。 設計完成后，作者使用ISE 9.1i軟件進行了FPGA實現的前、后仿真，驗證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設計，采用32MHz的硬件晶振實現了11-bit的DPWM分辨率，開關頻率達到1MHz，得到了滿意的系統性能，論文最后給出了仿真和實驗結果。
上傳時間： 2013-07-23
上傳用戶：kristycreasy
本論文設計了一種基于FPGA的高速FIR數字濾波器,濾波器實現低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數據為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數字濾波器的基本原理和線性FIR數字濾波器的性質、結構,根據濾波器的性能要求選擇窗函數、確定系數,在算法上為了滿足數字濾波器的要求,對系數放大512倍并取整,并用Matlab對數字濾波器原理進行了證明。同時簡述了EDA技術和FPGA設計流程。 其次,論文說明了FIR數字濾波器模塊的劃分,并用Verilog語言在Modelsim環境下進行了功能測試。對于數字濾波器系數中的-1,-2,4這些簡單的系數乘法直接進行移位和取反,可以極大的節省資源和優化設計。而對普通系數乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現了乘積的運算；另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據設計時已對系數進行了放大,而輸出時又要將結果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優化。 論文的最后分別用Modelsim和Quartus II進行了FIR數字濾波器的前仿真和后仿真,將仿真的結果和Matlab中原理驗證時得到的理想值進行了比較,并對所產生的誤差進行了分析。仿真結果表明：本16階FIR數字濾波器設計能夠實現截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。
上傳時間： 2013-07-15
上傳用戶：lanwei
交流功率因數轉換器 特點： 精確度0.25%滿刻度 ±0.25o 多種輸入,輸出選擇 輸入與輸出絕緣耐壓2仟伏特/1分鐘 沖擊電壓測試5仟伏特(1.2x50us) (IEC255-4,ANSI C37.90a/1974) 突波電壓測試2.5仟伏特(0.25ms/1MHz) (IEC255-4) 尺寸小，穩定性高 主要規格： 精確度: 0.25% F.S. ±0.25°(23 ±5℃) 輸入負載: <0.2VA (Voltage) <0.2VA (Current) 最大過載能力: Current related input: 3 x rated continuous 10 x rated 30 sec. 25 x rated 3sec. 50 x rated 1sec. Voltage related input:maximum 2 x rated continuous 輸出反應速度: < 250ms(0~90%) 輸出負載能力: < 10mA for voltage mode < 10V for current mode 輸出之漣波: < 0.1% F.S. 歸零調整范圍: 0~ ±5% F.S. 最大值調整范圍: 0~ ±10% F.S. 溫度系數: 100ppm/℃ (0~50℃) 隔離特性: Input/Output/Power/Case 絕緣抗阻: >100Mohm with 500V DC 絕緣耐壓能力: 2KVac/1 min. (input/output/power/case) 突波測試: ANSI C37.90a/1974,DIN-IEC 255-4 impulse voltage 5KV(1.2x50us) 使用環境條件: -20~60℃(20 to 90% RH non-condensed) 存放環境條件: -30~70℃(20 to 90% RH non-condensed) CE認證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時間： 2013-10-22
上傳用戶：thing20
交流頻率轉換器 特點： 精確度0.05%滿刻度(Accuracy 0.05%F.S.) 多種輸入,輸出選擇 輸入與輸出絕緣耐壓2仟伏特/1分鐘 沖擊電壓測試5仟伏特(1.2x50us) (IEC255-4,ANSI C37.90a/1974) 突波電壓測試2.5仟伏特(0.25ms/1MHz) (IEC255-4) 尺寸小，穩定性高 2:主要規格 精確度: 0.05% F.S. (23 ±5℃) 輸入負載: <0.2VA 最大過載能力:maximum 2 x rated continuous 輸出反應時間: <250ms (0~90%) 輸出負載能力: <10mA for voltage mode <10V for current mode 輸出漣波: <0.1% F.S. 歸零調整范圍: 0~±5% F.S. 最大值調整范圍: 0~±10% F.S. 溫度系數: 50ppm/℃ (0~50℃) 隔離特性: Input/Output/Power/Case 絕緣抗阻: >100M ohm with 500V DC 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 行動測試: ANSI C37.90a/1974,DIN-IEC 255-4 impulse voltage 5KV (1.2 x 50us) 突波測試: 2.5KV-0.25ms/1MHz 使用環境條件: -20~60℃(20 to 90% RH non-condensed) 存放環境條件: -30~70℃(20 to 90% RH non-condensed) CE認證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時間： 2013-10-11
上傳用戶：xzt
交流電壓，電流轉換器 特點： 精確度0.25%滿刻度(RMS) 多種輸入,輸出選擇 輸入與輸出絕緣耐壓2仟伏特/1分鐘 沖擊電壓測試5仟伏特(1.2x50us) (IEC255-4,ANSI C37.90a/1974) 突波電壓測試2.5仟伏特(0.25ms/1MHz) (IEC255-4) 尺寸小，穩定性高 2:主要規格 精確度:0.25%F.S.(RMS) (23 ±5℃) 輸入負載: <0.2VA(voltage) <0.2VA(current) 最大過載能力: Current related input:3 x rated continuous 10 x rated 30 sec. ,25 x rated 3sec. 50 x rated 1sec. Voltage related input:maximum 2x rated continuous 輸出反應時間: <250ms (0~90%) 輸出負載能力: <10mA for voltage mode <10V for current mode 輸出漣波: <0.1% F.S. 歸零調整范圍: 0~±5% F.S. 最大值調整范圍: 0~±10% F.S. 溫度系數: 100ppm/℃ (0~50℃) 隔離特性: Input/Output/Power/Case 絕緣抗阻: >100Mohm with 500V DC 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 行動測試: ANSI C37.90a/1974,DIN-IEC 255-4 impulse voltage 5KV (1.2 x 50us) 突波測試: 2.5KV-0.25ms/1MHz 使用環境條件: -20~60℃(20 to 90% RH non-condensed) 存放環境條件: -30~70℃(20 to 90% RH non-condensed) CE認證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時間： 2013-11-09
上傳用戶：非衣2016
Most circuit designers are familiar with diode dynamiccharacteristics such as charge storage, voltage dependentcapacitance and reverse recovery time. Less commonlyacknowledged and manufacturer specifi ed is diode forwardturn-on time. This parameter describes the timerequired for a diode to turn on and clamp at its forwardvoltage drop. Historically, this extremely short time, unitsof nanoseconds, has been so small that user and vendoralike have essentially ignored it. It is rarely discussed andalmost never specifi ed. Recently, switching regulator clockrate and transition time have become faster, making diodeturn-on time a critical issue. Increased clock rates aremandated to achieve smaller magnetics size; decreasedtransition times somewhat aid overall effi ciency but areprincipally needed to minimize IC heat rise. At clock speedsbeyond about 1MHz, transition time losses are the primarysource of die heating.
上傳時間： 2013-10-10
上傳用戶：誰偷了我的麥兜
LC 正弦波振蕩電路 如果將該電路作為選頻網絡和正反饋，再加上基本放大電路和穩幅電路就構成LC正弦波振蕩電路。 將電容和電感并聯起來，在電容上施加一定電壓后可產生零輸入響應。這種響應在電容的電場和電感的磁場中交替轉換便可形成正弦波振蕩。 LC正弦波振蕩電路的選頻電路由電感和電容構成，可以產生高頻振蕩(>1MHz)。
上傳時間： 2013-11-21
上傳用戶：gy592333
本文將接續介紹電源與功率電路基板，以及數字電路基板導線設計。寬帶與高頻電路基板導線設計a.輸入阻抗1MHz，平滑性(flatness)50MHz 的OP增幅器電路基板圖26 是由FET 輸入的高速OP 增幅器OPA656 構成的高輸入阻抗OP 增幅電路，它的gain取決于R1、R2，本電路圖的電路定數為2 倍。此外為改善平滑性特別追加設置可以加大噪訊gain，抑制gain-頻率特性高頻領域時峰值的R3。圖26 高輸入阻抗的寬帶OP增幅電路圖27 是高輸入阻抗OP 增幅器的電路基板圖案。降低高速OP 增幅器反相輸入端子與接地之間的浮游容量非常重要，所以本電路的浮游容量設計目標低于0.5pF。如果上述部位附著大浮游容量的話，會成為高頻領域的頻率特性產生峰值的原因，嚴重時頻率甚至會因為feedback 阻抗與浮游容量，造成feedback 信號的位相延遲，最后導致頻率特性產生波動現象。此外高輸入阻抗OP 增幅器輸入部位的浮游容量也逐漸成為問題，圖27 的電路基板圖案的非反相輸入端子部位無full ground設計，如果有外部噪訊干擾之虞時，接地可設計成網格狀(mesh)。圖28 是根據圖26 制成的OP 增幅器Gain－頻率特性測試結果，由圖可知即使接近50MHz頻率特性非常平滑，-3dB cutoff頻率大約是133MHz。
標簽： PCB
上傳時間： 2013-11-13
上傳用戶：hebanlian
PCB 布線原則連線精簡原則連線要精簡，盡可能短，盡量少拐彎，力求線條簡單明了，特別是在高頻回路中，當然為了達到阻抗匹配而需要進行特殊延長的線就例外了，例如蛇行走線等。安全載流原則銅線的寬度應以自己所能承載的電流為基礎進行設計，銅線的載流能力取決于以下因素：線寬、線厚（銅鉑厚度）、允許溫升等，下表給出了銅導線的寬度和導線面積以及導電電流的關系（軍品標準），可以根據這個基本的關系對導線寬度進行適當的考慮。印制導線最大允許工作電流（導線厚50um，允許溫升10℃）導線寬度（Mil） 導線電流（A） 其中:K 為修正系數，一般覆銅線在內層時取0.024，在外層時取0.048；T 為最大溫升，單位為℃;A 為覆銅線的截面積，單位為mil（不是mm，注意）；I 為允許的最大電流，單位是A。電磁抗干擾原則電磁抗干擾原則涉及的知識點比較多，例如銅膜線的拐彎處應為圓角或斜角（因為高頻時直角或者尖角的拐彎會影響電氣性能）雙面板兩面的導線應互相垂直、斜交或者彎曲走線，盡量避免平行走線，減小寄生耦合等。一、 通常一個電子系統中有各種不同的地線，如數字地、邏輯地、系統地、機殼地等，地線的設計原則如下：1、 正確的單點和多點接地在低頻電路中，信號的工作頻率小于1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環流對干擾影響較大，因而應采用一點接地。當信號工作頻率大于10MHZ 時，如果采用一點接地，其地線的長度不應超過波長的1/20，否則應采用多點接地法。2、 數字地與模擬地分開若線路板上既有邏輯電路又有線性電路，應盡量使它們分開。一般數字電路的抗干擾能力比較強，例如TTL 電路的噪聲容限為0.4~0.6V，CMOS 電路的噪聲容限為電源電壓的0.3~0.45 倍，而模擬電路只要有很小的噪聲就足以使其工作不正常，所以這兩類電路應該分開布局布線。3、 接地線應盡量加粗若接地線用很細的線條，則接地電位會隨電流的變化而變化，使抗噪性能降低。因此應將地線加粗，使它能通過三倍于印制板上的允許電流。如有可能，接地線應在2~3mm 以上。4、 接地線構成閉環路只由數字電路組成的印制板，其接地電路布成環路大多能提高抗噪聲能力。因為環形地線可以減小接地電阻，從而減小接地電位差。二、 配置退藕電容PCB 設計的常規做法之一是在印刷板的各個關鍵部位配置適當的退藕電容，退藕電容的一般配置原則是：?電電源的輸入端跨½10~100uf的的電解電容器，如果印制電路板的位置允許，采Ó100uf以以上的電解電容器抗干擾效果會更好¡���?原原則上每個集成電路芯片都應布置一¸0.01uf~`0.1uf的的瓷片電容，如遇印制板空隙不夠，可Ã4~8個個芯片布置一¸1~10uf的的鉭電容（最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結構在高頻時表現為電感，最好使用鉭電容或聚碳酸醞電容）。���?對對于抗噪能力弱、關斷時電源變化大的器件，ÈRA、¡ROM存存儲器件，應在芯片的電源線和地線之間直接接入退藕電容¡���?電電容引線不能太長，尤其是高頻旁路電容不能有引線¡三¡過過孔設¼在高ËPCB設設計中，看似簡單的過孔也往往會給電路的設計帶來很大的負面效應，為了減小過孔的寄生效應帶來的不利影響，在設計中可以盡量做到£���?從從成本和信號質量兩方面來考慮，選擇合理尺寸的過孔大小。例如¶6- 10層層的內存模¿PCB設設計來說，選Ó10/20mi（（鉆¿焊焊盤）的過孔較好，對于一些高密度的小尺寸的板子，也可以嘗試使Ó8/18Mil的的過孔。在目前技術條件下，很難使用更小尺寸的過孔了（當孔的深度超過鉆孔直徑µ6倍倍時，就無法保證孔壁能均勻鍍銅）；對于電源或地線的過孔則可以考慮使用較大尺寸，以減小阻抗¡���?使使用較薄µPCB板板有利于減小過孔的兩種寄生參數¡���? PCB板板上的信號走線盡量不換層，即盡量不要使用不必要的過孔¡���?電電源和地的管腳要就近打過孔，過孔和管腳之間的引線越短越好¡���?在在信號換層的過孔附近放置一些接地的過孔，以便為信號提供最近的回路。甚至可以ÔPCB板板上大量放置一些多余的接地過孔¡四¡降降低噪聲與電磁干擾的一些經Ñ?能能用低速芯片就不用高速的，高速芯片用在關鍵地方¡?可可用串一個電阻的方法，降低控制電路上下沿跳變速率¡?盡盡量為繼電器等提供某種形式的阻尼，ÈRC設設置電流阻尼¡?使使用滿足系統要求的最低頻率時鐘¡?時時鐘應盡量靠近到用該時鐘的器件，石英晶體振蕩器的外殼要接地¡?用用地線將時鐘區圈起來，時鐘線盡量短¡?石石英晶體下面以及對噪聲敏感的器件下面不要走線¡?時時鐘、總線、片選信號要遠ÀI/O線線和接插件¡?時時鐘線垂直ÓI/O線線比平行ÓI/O線線干擾小¡? I/O驅驅動電路盡量靠½PCB板板邊，讓其盡快離¿PC。。對進ÈPCB的的信號要加濾波，從高噪聲區來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射¡? MCU無無用端要接高，或接地，或定義成輸出端，集成電路上該接電源、地的端都要接，不要懸空¡?閑閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端接地，負輸入端接輸出端¡?印印制板盡量使Ó45折折線而不Ó90折折線布線，以減小高頻信號對外的發射與耦合¡?印印制板按頻率和電流開關特性分區，噪聲元件與非噪聲元件呀距離再遠一些¡?單單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗¡?模模擬電壓輸入線、參考電壓端要盡量遠離數字電路信號線，特別是時鐘¡?對¶A/D類類器件，數字部分與模擬部分不要交叉¡?元元件引腳盡量短，去藕電容引腳盡量短¡?關關鍵的線要盡量粗，并在兩邊加上保護地，高速線要短要直¡?對對噪聲敏感的線不要與大電流，高速開關線并行¡?弱弱信號電路，低頻電路周圍不要形成電流環路¡?任任何信號都不要形成環路，如不可避免，讓環路區盡量小¡?每每個集成電路有一個去藕電容。每個電解電容邊上都要加一個小的高頻旁路電容¡?用用大容量的鉭電容或聚酷電容而不用電解電容做電路充放電儲能電容，使用管狀電容時，外殼要接地¡?對對干擾十分敏感的信號線要設置包地，可以有效地抑制串擾¡?信信號在印刷板上傳輸，其延遲時間不應大于所有器件的標稱延遲時間¡環境效應原Ô要注意所應用的環境，例如在一個振動或者其他容易使板子變形的環境中采用過細的銅膜導線很容易起皮拉斷等¡安全工作原Ô要保證安全工作，例如要保證兩線最小間距要承受所加電壓峰值，高壓線應圓滑，不得有尖銳的倒角，否則容易造成板路擊穿等。組裝方便、規范原則走線設計要考慮組裝是否方便，例如印制板上有大面積地線和電源線區時（面積超¹500平平方毫米），應局部開窗口以方便腐蝕等。此外還要考慮組裝規范設計，例如元件的焊接點用焊盤來表示，這些焊盤（包括過孔）均會自動不上阻焊油，但是如用填充塊當表貼焊盤或用線段當金手指插頭，而又不做特別處理，（在阻焊層畫出無阻焊油的區域），阻焊油將掩蓋這些焊盤和金手指，容易造成誤解性錯誤£SMD器器件的引腳與大面積覆銅連接時，要進行熱隔離處理，一般是做一¸Track到到銅箔，以防止受熱不均造成的應力集Ö而導致虛焊£PCB上上如果有¦12或或方Ð12mm以以上的過孔時，必須做一個孔蓋，以防止焊錫流出等。經濟原則遵循該原則要求設計者要對加工，組裝的工藝有足夠的認識和了解，例È5mil的的線做腐蝕要±8mil難難，所以價格要高，過孔越小越貴等熱效應原則在印制板設計時可考慮用以下幾種方法：均勻分布熱負載、給零件裝散熱器，局部或全局強迫風冷。從有利于散熱的角度出發，印制板最好是直立安裝，板與板的距離一般不應小Ó2c，，而且器件在印制板上的排列方式應遵循一定的規則£同一印制板上的器件應盡可能按其發熱量大小及散熱程度分區排列，發熱量小或耐熱性差的器件（如小信號晶體管、小規模集³電路、電解電容等）放在冷卻氣流的最上（入口處），發熱量大或耐熱性好的器件（如功率晶體管、大規模集成電路等）放在冷卻Æ流最下。在水平方向上，大功率器件盡量靠近印刷板的邊沿布置，以便縮短傳熱路徑；在垂直方向上，大功率器件盡量靠近印刷板上方布置£以便減少這些器件在工作時對其他器件溫度的影響。對溫度比較敏感的器件最好安置在溫度最低的區域（如設備的µ部），千萬不要將它放在發熱器件的正上方，多個器件最好是在水平面上交錯布局¡設備內印制板的散熱主要依靠空氣流動，所以在設計時要研究空氣流動的路徑，合理配置器件或印制電路板。采用合理的器件排列方式，可以有效地降低印制電路的溫升。此外通過降額使用，做等溫處理等方法也是熱設計中經常使用的手段¡
上傳時間： 2013-11-24
上傳用戶：氣溫達上千萬的
交流瓦特/瓦特小時，乏爾/乏爾小時轉換器 特點： 精確度0.25%滿刻度 多種輸入,輸出選擇 輸入與輸出絕緣耐壓2仟伏特/1分鐘 沖擊電壓測試5仟伏特(1.2x50us) 突波電壓測試2.5仟伏特(0.25ms/1MHz) (IEC255-4) 尺寸小，穩定性高 主要規格： 精確度: 0.25% F.S. (23 ±5℃) 輸入負載: <0.2VA (Voltage) <0.2VA (Current) 最大過載能力: Current related input:3 x rated continuous 10 x rated 30 sec. ,25 x rated 3sec. 50 x rated 1sec. Voltage related input:maximum 2 x rated continuous 輸出反應速度: < 250ms(0~90%) 輸出負載能力: < 10mA for voltage mode < 10V for current mode 輸出之漣波 : < 0.1% F.S. 脈波輸出型態: Photocouple of open collector (max.30V/40mA) 歸零調整范圍: 0~±5% F.S. 最大值調整范圍: 0~±10% F.S. 溫度系數: 100ppm/℃ (0~50℃) 隔離特性: Input/Output/Power/Case 絕緣阻抗: >100Mohm with 500V DC 絕緣耐壓能力: 2KVac/1 min. (input/output/power/case) 突波測試: ANSI C37.90a/1974,DIN-IEC 255-4 impulse voltage 5KV(1.2x50us) 使用環境條件: -20~60℃(20 to 90% RH non-condensed) 存放環境條件: -30~70℃(20 to 90% RH non-condensed) CE認證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時間： 2013-11-11
上傳用戶：wettetw
