#現(xiàn)代UPS電源及電路圖集(李成章2001)-email.part1.rar資源較大，分為兩個(gè)部分，已全部上傳，全部下載完即可打開(kāi)：part1：https://dl.21ic.com/download/ups-463042.html part2：https://dl.21ic.com/download/ups-463043.html
上傳時(shí)間： 2022-01-20
上傳用戶：
GJB367A-2001軍用通信設(shè)備通用規(guī)范
標(biāo)簽： 通信設(shè)備
上傳時(shí)間： 2022-03-22
上傳用戶：
【資源描述】:2001年全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽一等獎(jiǎng)基于DDS技術(shù)的任意波形發(fā)生器.rar
標(biāo)簽： DDS技術(shù) 任意波形發(fā)生器
上傳時(shí)間： 2022-06-17
上傳用戶：
本文檔為ESD測(cè)試相關(guān)的國(guó)際標(biāo)準(zhǔn)，IEC 61000-4-2 2001版本，包括空氣放電和接觸放電，內(nèi)容涵蓋測(cè)試方法，實(shí)驗(yàn)臺(tái)的設(shè)置，以及相關(guān)模型參數(shù)的配置，如150 pF/330 Ω 和 330 pF/330 Ω 兩種放電模塊。
標(biāo)簽： ESD
上傳時(shí)間： 2022-06-21
上傳用戶：
【一生中不可不讀的100個(gè)(全十冊(cè))(PDF)】
標(biāo)簽： 100
上傳時(shí)間： 2013-06-04
上傳用戶：eeworm
華為WCDMA全網(wǎng)解決方案:本章首先介紹WCDMA系統(tǒng)不同版本之間演進(jìn)過(guò)程，使讀者對(duì)WCDMA制式有總體的認(rèn)識(shí)；接著從具體的網(wǎng)絡(luò)建設(shè)角度出發(fā)，介紹了華為WCDMA全網(wǎng)解決方案。 10.1 WCDMA演進(jìn)概述 10.1.1 標(biāo)準(zhǔn)進(jìn)展概述 WCDMA技術(shù)從出現(xiàn)以來(lái)逐漸演進(jìn)發(fā)展為R99/R4/R5/R6等多個(gè)階段，其中R99協(xié)議于2000年3月(3GPP官方說(shuō)法是1999年12月)凍結(jié)功能，經(jīng)過(guò)兩年時(shí)間的完善，協(xié)議已經(jīng)成熟；R4協(xié)議于2001年3月凍結(jié)功能，協(xié)議已經(jīng)穩(wěn)定。R5協(xié)議于2002年3月 （部分功能6月）凍結(jié)功能。R6協(xié)議預(yù)計(jì)在2004年12月左右凍結(jié)功能。 圖10-1 3G協(xié)議的發(fā)展趨勢(shì) WCDMA系統(tǒng)相對(duì)于GSM網(wǎng)絡(luò)和GPRS網(wǎng)絡(luò)來(lái)說(shuō)，一個(gè)最重要的變化就是無(wú)線網(wǎng)絡(luò)的改變。WCDMA網(wǎng)絡(luò)中，使用無(wú)線接入系統(tǒng)RAN來(lái)取代了GSM中的基站子系統(tǒng)BSS。 R99版本的WCDMA核心網(wǎng)從網(wǎng)絡(luò)形態(tài)上來(lái)說(shuō)，可以看作是GSM的核心網(wǎng)絡(luò)和GPRS的核心網(wǎng)絡(luò)的組合。也即R99的核心網(wǎng)絡(luò)分為電路域和分組域。電路域與GSM的核心網(wǎng)構(gòu)造基本相同，分組域與GPRS的核心網(wǎng)構(gòu)造基本相同。 R4版本的核心網(wǎng)絡(luò)相對(duì)于R99版本來(lái)說(shuō)，最大的變化就在于R99核心網(wǎng)電路域中MSC網(wǎng)元的功能在R4版本中由MSC Server和MGW來(lái)完成。其中MSC Server處理信令，MGW處理話音。分組域沒(méi)有什么變化。具體可參見(jiàn)第三章系統(tǒng)結(jié)構(gòu)的相關(guān)內(nèi)容。 R4協(xié)議的核心網(wǎng)絡(luò)具有TDM和IP兩種組網(wǎng)方式。采用TDM方式組網(wǎng)時(shí)，R4網(wǎng)絡(luò)的網(wǎng)絡(luò)規(guī)劃建設(shè)與R99網(wǎng)絡(luò)有不少相近之處。比如在建設(shè)匯接網(wǎng)絡(luò)、信令網(wǎng)絡(luò)等方面，很多考慮都是相同的。采用IP方式組網(wǎng)的時(shí)候，R4的網(wǎng)絡(luò)規(guī)劃建設(shè)則與R99有了不小的區(qū)別。 R5版本的核心網(wǎng)絡(luò)相對(duì)于R4版本來(lái)說(shuō)，多了一個(gè)IMS（IP多媒體子系統(tǒng)）域，增加了相應(yīng)的設(shè)備和接口；電路域和分組域的網(wǎng)絡(luò)結(jié)構(gòu)則沒(méi)有什么大變化。同時(shí)由于網(wǎng)絡(luò)功能的增強(qiáng)，部分設(shè)備功能也進(jìn)行了升級(jí)。
上傳時(shí)間： 2013-07-24
上傳用戶：13517191407
隨著數(shù)字視頻廣播的發(fā)展，觀眾將會(huì)面對(duì)越來(lái)越多綜合或?qū)ｉT(mén)頻道的選擇，欣賞到更高品質(zhì)，更多服務(wù)的節(jié)目。而廣播業(yè)者則要為這些節(jié)目的版權(quán)購(gòu)買(mǎi)，制作而承受更高的成本，單純的廣告收入已經(jīng)不夠。要求對(duì)用戶收取一定的收視費(fèi)用，而另一方面，調(diào)查也顯示用戶是愿意預(yù)付一定費(fèi)用以獲得更好服務(wù)的。條件接受系統(tǒng)(Conditional Access system)就是為了商業(yè)目的而對(duì)某些廣播服務(wù)實(shí)施接入控制，決定一個(gè)數(shù)字接受設(shè)備能否將特定的廣播節(jié)目展現(xiàn)給最終用戶的系統(tǒng)。CA技術(shù)要求既能使用戶自由選擇收看節(jié)目又能保護(hù)廣播業(yè)者的利益，確算只有已支付了或即將支付費(fèi)用的用戶才能收看到所選的電視節(jié)目。在數(shù)字電視領(lǐng)域中，CA系統(tǒng)無(wú)疑將成為發(fā)展新服務(wù)的必需條件。但是在不同的運(yùn)營(yíng)商可能會(huì)使用不同的CA系統(tǒng)，在不同的CA系統(tǒng)之間進(jìn)行互操作所必需共同遵守的最基本條件是：通用的加擾算法。每個(gè)用戶接收設(shè)備中應(yīng)集成相應(yīng)的解擾模塊。在我國(guó)國(guó)家標(biāo)準(zhǔn)--數(shù)字電視條件接收系統(tǒng)GY/Z 175-2001的附錄H中有詳細(xì)的描述。 FPGA是英文Field Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。可以說(shuō)，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 首先本文簡(jiǎn)要介紹CA系統(tǒng)的目的和組成，F(xiàn)PGA的結(jié)構(gòu)和原理，優(yōu)勢(shì)。然后介紹了利用FPGA來(lái)實(shí)現(xiàn)CA系統(tǒng)主要組成部分即加擾的原理和步驟，分析算法，劃分邏輯結(jié)構(gòu)，軟件仿真，劃分硬件模塊，硬件性能分析，驗(yàn)證平臺(tái)構(gòu)建，硬件實(shí)現(xiàn)等。 然后對(duì)以上各個(gè)部分做詳細(xì)的闡述。同時(shí)為了指導(dǎo)FPGA設(shè)計(jì)，給出了FPGA的結(jié)構(gòu)和原理與FPGA設(shè)計(jì)的基本原則、設(shè)計(jì)的基本技巧、設(shè)計(jì)的基本流程； 最后給出了該加擾系統(tǒng)的測(cè)試與驗(yàn)證方法以及驗(yàn)證和測(cè)試結(jié)果。
上傳時(shí)間： 2013-06-22
上傳用戶：chongchong2016
Verilog的2001標(biāo)準(zhǔn)文檔，全英文。
標(biāo)簽： verilog 2001 標(biāo)準(zhǔn)
上傳時(shí)間： 2013-06-03
上傳用戶：Altman
模擬電子技術(shù)相關(guān)實(shí)驗(yàn)的multisim 2001仿真
標(biāo)簽： multisim 模擬電子技術(shù) 實(shí)驗(yàn)
上傳時(shí)間： 2013-05-22
上傳用戶：zhangjinzj
《計(jì)算機(jī)組成原理》是計(jì)算機(jī)系的一門(mén)核心課程。但是它涉及的知識(shí)面非常廣，內(nèi)容包括中央處理器、指令系統(tǒng)、存儲(chǔ)系統(tǒng)、總線和輸入輸出系統(tǒng)等方面，學(xué)生在學(xué)習(xí)該課程時(shí)，普遍覺(jué)得內(nèi)容抽象難于理解。但借助于該計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)，學(xué)生通過(guò)實(shí)驗(yàn)環(huán)節(jié)，可以進(jìn)一步融會(huì)貫通學(xué)習(xí)內(nèi)容，掌握計(jì)算機(jī)各模塊的工作原理，相互關(guān)系的來(lái)龍去脈。 為了增強(qiáng)實(shí)驗(yàn)系統(tǒng)的功能，提高系統(tǒng)的靈活性，降低實(shí)驗(yàn)成本，我們采用FPGA芯片技術(shù)來(lái)徹底更新現(xiàn)有的計(jì)算器組成原理實(shí)驗(yàn)平臺(tái)。該技術(shù)可根據(jù)用戶要求為芯片加載由VHDL語(yǔ)言所編寫(xiě)出的不同的硬件邏輯，F(xiàn)PGA芯片具有重復(fù)編程能力，使得系統(tǒng)內(nèi)硬件的功能可以像軟件一樣被編程，這種稱(chēng)為“軟”硬件的全新系統(tǒng)設(shè)計(jì)概念，使實(shí)驗(yàn)系統(tǒng)具有極強(qiáng)的靈活性和適應(yīng)性。它不僅使該系統(tǒng)性能的改進(jìn)和擴(kuò)充變得十分簡(jiǎn)易和方便，而且使學(xué)生自己設(shè)計(jì)不同的實(shí)驗(yàn)變?yōu)榭赡堋Ｓ?jì)算機(jī)組成原理實(shí)驗(yàn)的最終目的是讓學(xué)生能夠設(shè)計(jì)CPU，但首先，學(xué)生必須知道CPU的各個(gè)功能部件是如何工作，以及相互之間是如何配合構(gòu)成CPU的。因此，我們必須先設(shè)計(jì)出一個(gè)教學(xué)用的以FPGA芯片為核心的硬件平臺(tái)，然后在此基礎(chǔ)上開(kāi)發(fā)出VHDL部件庫(kù)及主要邏輯功能，并設(shè)計(jì)出一套實(shí)驗(yàn)。 本文重點(diǎn)研究了基于FPGA芯片的VHDL硬件系統(tǒng)，由于VHDL的高標(biāo)準(zhǔn)化和硬件描述能力，現(xiàn)代CPU的主要功能如計(jì)算，存儲(chǔ)，I/O操作等均可由VHDL來(lái)實(shí)現(xiàn)。同時(shí)設(shè)計(jì)實(shí)驗(yàn)內(nèi)容，包括時(shí)序電路的組成及控制原理實(shí)驗(yàn)、八位運(yùn)算器的組成及復(fù)合運(yùn)算實(shí)驗(yàn)、存儲(chǔ)器實(shí)驗(yàn)、數(shù)據(jù)通路實(shí)驗(yàn)、浮點(diǎn)運(yùn)算器實(shí)驗(yàn)、多流水線處理器實(shí)驗(yàn)等，這些實(shí)驗(yàn)形成一個(gè)相互關(guān)聯(lián)的系統(tǒng)。每個(gè)實(shí)驗(yàn)先由教師講解原理及原理圖，學(xué)生根據(jù)教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學(xué)生實(shí)驗(yàn)實(shí)際上是編寫(xiě)VHDL，不需要寫(xiě)得很復(fù)雜，只要能調(diào)用接口，然后將程序燒入平臺(tái)，這樣既不會(huì)讓學(xué)生花太多的時(shí)間在畫(huà)電路圖上，又能讓學(xué)生更好的理解每個(gè)部件的工作原理和工作過(guò)程。 論文首先研究分析了FPGA硬件實(shí)驗(yàn)平臺(tái)，即實(shí)驗(yàn)系統(tǒng)的硬件組成。系統(tǒng)采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據(jù)不同的實(shí)驗(yàn)要求，規(guī)劃不同實(shí)驗(yàn)控制邏輯。用戶可選擇不同的實(shí)驗(yàn)邏輯，通過(guò)把實(shí)驗(yàn)邏輯下載到FPGA芯片中構(gòu)成自己的實(shí)驗(yàn)平臺(tái)。 其次，論文詳細(xì)的闡述了VHDL模塊化設(shè)計(jì)，如何運(yùn)用VHDL技術(shù)來(lái)依次實(shí)現(xiàn)CPU的各個(gè)功能部件。VHDL語(yǔ)言作為一種國(guó)際標(biāo)準(zhǔn)化的硬件描述語(yǔ)言，自1987年獲得IEEE批準(zhǔn)以來(lái)，經(jīng)過(guò)了1993年和2001年兩次修改，至今已被眾多的國(guó)際知名電子設(shè)計(jì)自動(dòng)化(EDA)工具研發(fā)商所采用，并隨同EDA設(shè)計(jì)工具一起廣泛地進(jìn)入了數(shù)字系統(tǒng)設(shè)計(jì)與研發(fā)領(lǐng)域，目前已成為電子業(yè)界普遍接受的一種硬件設(shè)計(jì)技術(shù)。再次，論文針對(duì)實(shí)驗(yàn)平臺(tái)中遇到的較為棘手的多流水線等問(wèn)題，也進(jìn)行了深入的闡述和剖析。學(xué)生需要什么樣的實(shí)驗(yàn)條件，實(shí)驗(yàn)內(nèi)容及步驟才能了解當(dāng)今CPU所采用的核心技術(shù)，才能掌握CPU的設(shè)計(jì)，運(yùn)行原理。另外，本論文的背景是需要學(xué)生熟悉基本的VHDL知識(shí)或技能，因?yàn)閷?shí)驗(yàn)是在編寫(xiě)VHDL代碼的前提下完成的。 本文在基于實(shí)驗(yàn)室的環(huán)境下，基本上較為完整的實(shí)現(xiàn)了一個(gè)基于FPGA的實(shí)驗(yàn)平臺(tái)方案。在此基礎(chǔ)上，進(jìn)行了部分功能的測(cè)試和部分性能方面的分析。本論文的研究，為FPGA在實(shí)際系統(tǒng)中的應(yīng)用提供研究思路和參考方案。論文的研究結(jié)果將對(duì)FPGA與VHDL標(biāo)準(zhǔn)的進(jìn)一步發(fā)展具有重要的理論和現(xiàn)實(shí)意義。
標(biāo)簽： 計(jì)算機(jī)組成 實(shí)驗(yàn)
上傳時(shí)間： 2013-04-24
上傳用戶：小強(qiáng)mmmm
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
