ESD&EMI抑制元件....原理&功能詳細說明
標簽： ESD EMI 抑制元件
上傳時間： 2015-12-15
上傳用戶：Thuan
介紹一套即時作業系統uC/OS-II,詳細解說各function的用法,還有移植教學.
標簽： function OS-II uC 系統
上傳時間： 2016-02-06
上傳用戶：rocwangdp
有關於VTK的詳細解說 共有64頁 希望大家會喜歡
標簽： VTK 家
上傳時間： 2016-03-25
上傳用戶：lepoke
PLC與步進馬達(含詳細操作流程與CODE)
標簽： CODE PLC 操作 流程
上傳時間： 2016-05-28
上傳用戶：SimonQQ
解power flow CODE(學電力系統必備的東西)(內含詳細註解)
標簽： power flow CODE 系統
上傳時間： 2013-11-29
上傳用戶：wab1981
精華！！列出java基礎55題 自己找的答案 非常詳細
標簽： java
上傳時間： 2016-07-02
上傳用戶：xjz632
關於宏晶STC89C51單片機IC芯片的詳細資料，內有很多簡單電路。
標簽： STC 89C C51 89
上傳時間： 2013-12-02
上傳用戶：佳期如夢
基於 c51/8051 的 nand Flash Memory HY27US08561A 範例程序 及驅動程序, 包含詳細文檔資料 (Datasheet)
標簽： Datasheet 08561A Memory 08561
上傳時間： 2016-08-09
上傳用戶：yulg
OPEN-JTAG ARM JTAG 測試原理 1 前言 本篇報告主要介紹ARM JTAG測試的基本原理。基本的內容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介紹，在此基礎上，結合ARM7TDMI詳細介紹了的JTAG測試原理。 2 IEEE Standard 1149.1 - Test Access Port and Boundary-Scan Architecture 從IEEE的JTAG測試標準開始，JTAG是JOINT TEST ACTION GROUP的簡稱。IEEE 1149.1標準最初是由JTAG這個組織提出，最終由IEEE批準並且標準化，所以，IEEE 1149.1這個標準一般也俗稱JTAG測試標準。 接下來介紹TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的基本架構。
標簽： JTAG BOUNDARY-SCAN OPEN-JTAG ARM
上傳時間： 2016-08-16
上傳用戶：sssl
g(x)=f(m,n,L), 其中,m,n,L均服從正態分布,分布情況也在所給的圖中. 使用matlab,用蒙特卡羅模擬法 對該函數進行模擬,得出g(x)大于0的概率.
標簽： matlab 分布 正 函數
上傳時間： 2016-10-25
上傳用戶：youmo81
蟲蟲下載站版權所有 京ICP備2021023401號-1
