本文以直接頻率合成和偽隨機碼的設計與實現為中心，對擴頻通信的基本理論、信號源的總體結構、載波調制、濾波器設計等問題進行了深入的分析和研究，并給出了模塊的硬件實現方案。 首先介紹了FPGA技術的發展和應用，包括VHDL語言的基本語法結構和FPGA器件的開發設計流程等等。詳細地分析了各類頻率合成器的基礎上提出采用直接數字式頻率合成器(DDS)實現低相位噪聲、高分辨率、高精度和高穩定度的信號源。研究了測距偽隨機碼的原理，確定選用移位序列作為系統的擴頻碼序列，并選取了符合本系統使用的移位序列擴頻碼。分別給出并分析了相應的FPGA硬件實現電路。 對于載波調制這一關鍵技術，提出了采用二進制相移鍵控相位選擇法并相應作了硬件實現。分析與研究了射頻寬帶濾波器應具有的傳輸特性，通過分析巴特沃思濾波器、切比雪夫濾波器、橢圓濾波器和貝塞爾濾波器這幾種濾波器的頻譜特性，設計了發生器射頻寬帶濾波器。最后給出具體設計實現了的信號發生器的輸出波形。
上傳時間： 2013-04-24
上傳用戶：greethzhang
在VTS(Vessel Tramc Services船舶交管系統)系統中，雷達信號的處理器的能力己成為制約雷達目標錄取、跟蹤處理能力和可靠性以及整個VTS系統工作的主要因素。隨著區域性VTS的建立，要求將雷達信號以最高的質量和最低的代價遠距離傳輸，而達到這一要求的關鍵技術環節一雷達信息的壓縮處理也將受到雷達信號預處理系統的影響。 因此，研究更有效的VTS雷達信號預處理系統是一項很有價值和實際意義的工作。本文是在前人研究成果的基礎上，面向實際應用的需求，主要研究VTS雷達信號預處理算法的設計方法和實現手段，設計完成了一個數字化的雷達原始信號實時采集與處理系統。 本設計主要包括雷達信號的采集、雜波抑制處理以及與DSP芯片的信號傳輸。在硬件結構上，本設計采用FPGA完成信號的采集、CFAR處理和雷達信號檢測器的設計，將大量的以前需要由DSP芯片來完成的算法移植到FPGA中實現，大大減輕了DSP芯片的工作壓力，也減小了系統的體積。 在算法研究中，設計中重點討論了雜波的抑制方法和目標的檢測方法。本文在研究了大量現有的雷達信號雜波抑制及信號檢測的算法的基礎上，比較了各種算法的優劣，最終選擇了一種適合本次設計要求的CFAR算法和雙極點濾波雷達信號檢測器在FPGA中實現。 論文中對設計中所采用的方法給出了理論分析、試驗仿真結果和試驗實際調試結果。通過本文所述的設計和實驗，本文設計的雷達信號預處理系統對雷達視頻信號的采集與傳輸都有很好的效果，所選用的雜波處理算法對雷達雜波、雨雪雜波和陸地回波都具有較好的抑制作用，能有效地處理雷達雜波中的尖峰成分，使信噪比得到較大改善。
上傳時間： 2013-04-24
上傳用戶：pei5
渦流無損檢測技術作為五大常規無損檢測技術之一，不僅能夠探測導體表面的涂層厚度，材料成分，組織狀態以及某些物理量和機械量，還能檢測材料或構件中是否有缺陷并判斷缺陷的形狀、大小、分布、走向。脈沖渦流無損檢測技術因其激勵信號的頻域特點，具有有效率高，檢測準確的特性，因而有著廣泛的應用前景。 用無損檢測方法進行鋼鐵材質檢測的研究工作取得了大量成果，然而對于鋼材及其制品的混料、硬度和裂紋質量檢測還存在許多難題，如用傳統檢測方法檢測齒輪毛坯的硬度效果不夠理想，而且人工記錄方法較慢。 本文以渦流檢測技術理論為基礎，系統地分析了脈沖渦流檢測的基本理論。在此基礎上設計了一套用于檢測鋼鐵材硬度的脈沖渦流檢測儀器。該脈沖渦流檢測系統可分為硬件、軟件兩個子系統。整個系統由激勵源、渦流傳感器、數據處理、結果顯示這四個主要部分組成。在渦流探傷中，影響渦流的因素很多，產生大量噪聲使得信號分析相對困難。系統以FPGA為開發平臺，使得信號激勵和信號的采集可以在同一電路中實現，從而提高了信號處理的精確性，接著利用主成分分析方法去除噪音，提取信號的特征值，建立回歸方程，利用最小二乘法實現對鋼鐵材質硬度的測量。實驗結果表明，以FPGA為開發平臺，采用脈沖渦流激勵的方式及相關的脈沖渦流的主成分分析處理方法，使鋼鐵材質硬度的判別準確率有了很大提高。
上傳時間： 2013-04-24
上傳用戶：327000306
隨著國民經濟的發展和社會的進步，人們越來越需要便捷的交通工具，從而促進了汽車工業的發展，同時汽車發動機檢測維修等相關行業也發展起來。在汽車發動機檢測維修中，發動機電腦(Electronic Control．Unit-ECU)檢測維修是其中最關鍵的部分。發動機電腦根據發動機的曲軸或凸輪軸傳感器信號控制發動機的噴油、點火和排氣。所以，維修發動機電腦時，必須對其施加正確的信號。目前，許多發動機的曲軸和凸輪軸傳感器信號已不再是正弦波和方波等傳統信號，而是多種復雜波形信號。為了能夠提供這種信號，本文研究并設計了一種能夠產生復雜波形的低成本任意波形發生器(Arbitrary Waveform Generator-AWG)。 本文提出的任意波形發生器依據直接數字頻率合成(Direct Digial FrequencySynthesis-DDFS)原理，采用自行設計現場可編程門陣列(FPGA)的方案實現頻率合成，擴展數據存儲器存儲波形的量化幅值(波形數據)，在微控制單元(MCU)的控制與協調下輸出頻率和相位均可調的信號。 任意波形發生器主要由用戶控制界面、DDFS模塊、放大及濾波、微控制器系統和電源模塊五部分組成。在設計中采用FPGA芯片EPF10K10QC208-4實現DDFS的硬件算法。波形調整及濾波由兩級放大電路來完成：第一級對D/A輸出信號進行調整；第二級完成信號濾波及信號幅值和偏移量的調節。電源模塊利用三端集成穩壓器進行電壓值變換，利用極性轉換芯片ICL7660實現正負極性轉換。 該任意波形發生器與通用模擬信號源相比具有：輸出頻率誤差小，分辨率高，可產生任意波形，成本低，體積小，使用方便，工作穩定等優點，十分適合汽車維修行業使用，具有較好的市場前景。
上傳時間： 2013-04-24
上傳用戶：KIM66
TMS320F2812 DSP 是運動控制系統很好的硬件支撐平臺,但傳統的DSP 代碼開發周期較長,效率不高。Matlab 公司的Embedded Target for TI C2000 DSP
標簽： Simulink Matlab F2812 2812
上傳時間： 2013-04-24
上傳用戶：13188549192
視頻運動目標檢測是數字視頻信號處理、分析應用的一個重要領域，在民用和軍事上有著廣泛的應用，實現可靠、快速的運動目標檢測系統有著非常重要的意義。 本文詳細介紹了基于FPGA的視頻運動目標檢測系統的軟硬件設計方法及其實現方案。首先介紹了視頻信號的分類和性質，在此基礎上，討論分析了當前三種主要的運動目標檢測算法的基本原理和優缺點；然后對運動目標檢測系統的硬件設計制定了詳細的方案，為系統的實現提供了穩定良好的硬件平臺；最后，在前面分析研究的基礎上，詳細介紹了系統的FPGA硬件實現過程。 本文通過對視頻運動目標檢測算法的分析研究，采用了一種改進的幀間差分算法，并結合系統任務，最終開發了一種基于Altera公司CYCLONE系列FPGA芯片的實時視頻運動目標檢測系統。采用FPGA實現系統設計，可提高系統的處理速度，同時具有良好的靈活性和適應性。實際應用表明，本文所設計的運動目標檢測系統能很好地檢測出運動目標，并具有較好的抗干擾能力。
上傳時間： 2013-04-24
上傳用戶：hustfanenze
本文主要對數字下變頻器的FPGA實現方法進行了研究分析，重點完成了其主要模塊的設計驗證，最后進行了初步的系統級驗證。目標任務是利用FPGA實現一個單通道專用數字下變頻芯片，以目前得到廣泛應用的、代表單通道DDC器件領先水平的產品——美國Intersil公司的HSP50214B為設計目標，在整體結構和一些參數上參考了該芯片的設計。 本文在深入學習軟件無線電理論基礎、數字信號處理的相關等相關知識的基礎上，分析研究了基于FPGA的軟件無線電數字下變頻技術實現方法，設計實現的主要工作是設定整體系統方案、進行模塊劃分和接口定義；對各個設計中主要的相關算法進行分析比較，確定模塊的實現方式；運用FPGA的設計方法，完成數字下變頻器中NCO、CIC積分梳狀濾波抽取器和FIR濾波器等關鍵模塊分析設計、及其仿真等；最后在Altera公司的StratixII EP2S60的專用開發板上進行系統的初步調試與測試。由于系統的復雜性、時間和個人精力等因素，本文完成了模塊的邏輯設計及仿真驗證，系統總體的整合、仿真驗證還未徹底完成。但是已經得到驗證結果表明，此次的設計結構和思想是正確的，本人下一步需要做的工作就是完成系統整體的仿真和驗證，并將其功能加以完善。
上傳時間： 2013-04-24
上傳用戶：sunjet
8051單片機配套的SD卡-SDHC卡扇區讀寫測試
上傳時間： 2013-04-24
上傳用戶：打算打算
DDR layout 指導，幫助大家進行ddr2的設計，特別是上到800M以上的時候能夠layout好就比較困難了。
上傳時間： 2013-04-24
上傳用戶：mj16166
本文以“機車車輛輪對動態檢測裝置”為研究背景，以改進提升裝置性能為目標，研究在Altera公司的FPGA(Field Programmable Gate Array)芯片Cyclone上實現圖像采集控制、圖像處理算法、JPEG(Joint Photographic Expert Group)壓縮編碼標準的基本系統。本文使用硬件描述語言Verilog，以RedLogic的RVDK開發板作為硬件平臺，在開發工具OUARTUS2 6.0和MODELSIM SE 6.1B環境中完成軟核的設計與仿真驗證。 數據采集部分完成的功能是將由模擬攝像機拍攝到的圖像信號進行數字化，然后從數據流中提取有效數據，加以適當裁剪，最后將奇偶場圖像數據合并成幀，存儲到存儲器中。數字化及碼流產生的功能由SAA7113芯片完成，由FPGA對SAA7113芯片初始化設置、控制，并對數字化后的數據進行操作。 圖像處理算法部分考慮到實時性與算法復雜度等因素，從裝置的圖像處理流程中有選擇性地實現了直方圖均衡化、中值濾波與邊緣檢測三種圖像處理算法。 壓縮編碼部分依據JPEG標準基本系統順序編碼模式，在FPGA上實現了DCT(Discrete Cosine Transform)變換、量化、Zig-Zag掃描、直流系數DPCM(Differential Pulse Code Modulation)編碼、交流系數RLC(Run Length code)編碼、霍夫曼編碼等主要步驟，最后用實際的圖像數據塊對系統進行了驗證。
上傳時間： 2013-04-24
上傳用戶：qazwsc
