在無線通信系統(tǒng)全面進(jìn)入3G并開始邁向 4G的過程中，使用數(shù)字預(yù)失真技術(shù)（Digital Pre-distortion，以下簡(jiǎn)稱DPD）對(duì)發(fā)射機(jī)的功放進(jìn)行線性化是一門關(guān)鍵技術(shù)。功率放大器是通信系統(tǒng)中影響系統(tǒng)性能和覆蓋范圍的關(guān)鍵部件，非線性是功放的固有特性。非線性會(huì)引起頻譜增長(zhǎng)(spectral re-growth)，從而造成鄰道干擾，使帶外雜散達(dá)不到協(xié)議標(biāo)準(zhǔn)規(guī)定的要求。非線性也會(huì)造成帶內(nèi)失真，帶來系統(tǒng)誤碼率增大的問題。
標(biāo)簽： DPD 數(shù)字預(yù)失真 算法 驗(yàn)證方案
上傳時(shí)間： 2013-10-19
上傳用戶：yy_cn
定點(diǎn)乘法器設(shè)計(jì)(中文) 運(yùn)算符： + 對(duì)其兩邊的數(shù)據(jù)作加法操作; A + B - 從左邊的數(shù)據(jù)中減去右邊的數(shù)據(jù); A - B - 對(duì)跟在其后的數(shù)據(jù)作取補(bǔ)操作，即用0減去跟在其后的數(shù)據(jù); - B * 對(duì)其兩邊的數(shù)據(jù)作乘法操作; A * B & 對(duì)其兩邊的數(shù)據(jù)按位作與操作; A & B # 對(duì)其兩邊的數(shù)據(jù)按位作或操作; A # B @ 對(duì)其兩邊的數(shù)據(jù)按位作異或操作; A @ B ~ 對(duì)跟在其后的數(shù)據(jù)作按位取反操作; ~ B << 以右邊的數(shù)據(jù)為移位量將左邊的數(shù)據(jù)左移; A << B $ 將其兩邊的數(shù)據(jù)按從左至右順序拼接; A $ B
標(biāo)簽： 定點(diǎn) 乘法器設(shè)計(jì)
上傳時(shí)間： 2013-12-17
上傳用戶：trepb001
負(fù)反饋放大電路之所以能夠產(chǎn)生自激振蕩，是因?yàn)樵诜糯箅娐分写嬖?RC 環(huán)節(jié)。于是在放大電路的高頻或低頻段會(huì)產(chǎn)生附加相移DjAF ，如DjAF的足夠大，使負(fù)反饋?zhàn)兂烧答仭?/p>
上傳時(shí)間： 2014-01-26
上傳用戶：lizhen9880
提出了一種改進(jìn)的基于直接頻率合成技術(shù)（DDS）的任意波形發(fā)生器在現(xiàn)場(chǎng)可編程門陣列（FPGA）上的實(shí)現(xiàn)方法。首先將三角波、正弦波、方波和升/降鋸齒波的波形數(shù)據(jù)寫入片外存儲(chǔ)器，當(dāng)調(diào)用時(shí)再將相應(yīng)的數(shù)據(jù)移入FPGA的片上RAM，取代分區(qū)塊的將所有類型波形數(shù)據(jù)同時(shí)存儲(chǔ)在片上RAM中的傳統(tǒng)方法；再利用正弦波和三角波的波形在4個(gè)象限的對(duì)稱性以及鋸齒波的線性特性，通過硬件反相器對(duì)波形數(shù)據(jù)和尋址地址值進(jìn)行處理，實(shí)現(xiàn)了以1/4的數(shù)據(jù)量還原出精度不變的模擬信號(hào)，從而將整體的存儲(chǔ)量減小為原始設(shè)計(jì)方案的5%。經(jīng)驗(yàn)證，這種改進(jìn)方法正確可行，能夠大大降低開發(fā)成本。
標(biāo)簽： DDS ROM 任意波形發(fā)生器
上傳時(shí)間： 2013-12-25
上傳用戶：日光微瀾
PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規(guī)範(fàn)”:為R&D Layout時(shí)必須遵守的事項(xiàng), 否則SMT,DIP,裁板時(shí)無法生產(chǎn). (2) “錫偷LAYOUT RULE建議規(guī)範(fàn)”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規(guī)範(fàn)”:為製造單位為提高量產(chǎn)良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規(guī)範(fàn)”: Connector零件在未來應(yīng)用逐漸廣泛, 又是SMT生產(chǎn)時(shí)是偏移及置件不良的主因,故製造希望R&D及採(cǎi)購(gòu)在購(gòu)買異形零件時(shí)能顧慮製造的需求, 提高自動(dòng)置件的比例.
標(biāo)簽： LAYOUT PCB 設(shè)計(jì)規(guī)范
上傳時(shí)間： 2013-10-28
上傳用戶：zhtzht
電路板級(jí)的電磁兼容設(shè)計(jì):本應(yīng)用文檔從元件選擇、電路設(shè)計(jì)和印制電路板的布線等幾個(gè)方面討論了電路板級(jí)的電磁兼容性（EMC）設(shè)計(jì)。本文從以下幾個(gè)部分進(jìn)行論述：第一部分：電磁兼容性的概述第二部分：元件選擇和電路設(shè)計(jì)技術(shù)第三部分：印制電路板的布線技術(shù)附錄A：電磁兼容性的術(shù)語附錄B：抗干擾的測(cè)量標(biāo)準(zhǔn)第一部分 — 電磁干擾和兼容性的概述電磁干擾是現(xiàn)代電路工業(yè)面對(duì)的一個(gè)主要問題。為了克服干擾，電路設(shè)計(jì)者不得不移走干擾源，或設(shè)法保護(hù)電路不受干擾。其目的都是為了使電路按照預(yù)期的目標(biāo)來工作——即達(dá)到電磁兼容性。通常，僅僅實(shí)現(xiàn)板級(jí)的電磁兼容性這還不夠。雖然電路是在板級(jí)工作的，但是它會(huì)對(duì)系統(tǒng)的其它部分輻射出噪聲，從而產(chǎn)生系統(tǒng)級(jí)的問題。另外，系統(tǒng)級(jí)或是設(shè)備級(jí)的電磁兼容性必須要滿足某種輻射標(biāo)準(zhǔn)，這樣才不會(huì)影響其他設(shè)備或裝置的正常工作。許多發(fā)達(dá)國(guó)家對(duì)電子設(shè)備和儀器有嚴(yán)格的電磁兼容性標(biāo)準(zhǔn)；為了適應(yīng)這個(gè)要求，設(shè)計(jì)者必須從板級(jí)設(shè)計(jì)開始就考慮抑制電子干擾。
標(biāo)簽： 電路 板級(jí) 電磁兼容設(shè)計(jì)
上傳時(shí)間： 2013-10-12
上傳用戶：xiaoyaa
電路板故障分析 維修方式介紹 ASA維修技術(shù) ICT維修技術(shù) 沒有線路圖,無從修起 電路板太複雜,維修困難 維修經(jīng)驗(yàn)及技術(shù)不足 無法維修的死板,廢棄可惜 送電中作動(dòng)態(tài)維修,危險(xiǎn)性極高 備份板太多,積壓資金 送國(guó)外維修費(fèi)用高,維修時(shí)間長(zhǎng) 對(duì)老化零件無從查起無法預(yù)先更換 維修速度及效率無法提升,造成公司負(fù)擔(dān),客戶埋怨 投資大量維修設(shè)備,操作複雜,績(jī)效不彰
上傳時(shí)間： 2013-10-26
上傳用戶：neu_liyan
零電壓開關(guān)控制的DC/DC變換器在中大功率應(yīng)用場(chǎng)合受到越來越多的關(guān)注，并被廣泛地應(yīng)用到工程中，其可靠性受到人們的重視。本文介紹了零電壓開關(guān)控制的原理和現(xiàn)在較為常用的零電壓開關(guān)控制芯片UCC3895芯片，并用該芯片完成一臺(tái)15V/48V的DC/DC變換器設(shè)計(jì)，給出了電路主要參數(shù)的設(shè)計(jì)和初步的實(shí)驗(yàn)結(jié)果。
標(biāo)簽： DCDC 移相全橋 變換器 應(yīng)用研究
上傳時(shí)間： 2013-11-05
上傳用戶：devin_zhong
LT3474 是一款支持多種電源的降壓型 1ALED 驅(qū)動(dòng)器，具有一個(gè) 4V 至 36V 的寬輸入電壓範(fàn)圍，並可通過編程以高達(dá) 88% 的效率來輸送 35mA 至1A 的 LED 電流
上傳時(shí)間： 2013-11-09
上傳用戶：xhwst
凌力爾特公司提供了一個(gè)規(guī)模龐大且不斷成長(zhǎng)的高電壓 DC/DC 轉(zhuǎn)換器繫列，這些器件是專為驅(qū)動(dòng)高功率 LED 而設(shè)計(jì)的。
標(biāo)簽： LED 高電壓 降壓型轉(zhuǎn)換器 驅(qū)動(dòng)高功率
上傳時(shí)間： 2013-11-12
上傳用戶：playboys0
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
