定點乘法器設計(中文)
運算符:
+ 對其兩邊的數據作加法操作; A + B
- 從左邊的數據中減去右邊的數據; A - B
- 對跟在其后的數據作取補操作,即用0減去跟在其后的數據; - B
* 對其兩邊的數據作乘法操作; A * B
& 對其兩邊的數據按位作與操作; A & B
# 對其兩邊的數據按位作或操作; A # B
@ 對其兩邊的數據按位作異或操作; A @ B
~ 對跟在其后的數據作按位取反操作; ~ B
<< 以右邊的數據為移位量將左邊的數據左移; A << B
$ 將其兩邊的數據按從左至右順序拼接; A $ B
資源簡介:? 定點乘法器設計(中文) 運算符: + 對其兩邊的數據作加法操作; A + B - 從左邊的數據中減去右邊的數據; A - B - 對跟在其后的數據作取補操作,即用0減去跟在其后的數據; - B * 對其兩邊的數據作乘法操作; A * B & 對...
上傳時間: 2013-12-17
上傳用戶:trepb001
資源簡介:定點乘法器的設計,挺經典的!大家好好琢磨.
上傳時間: 2013-12-22
上傳用戶:wab1981
資源簡介:在精密乘法器設計中采用AD630整流放大器:
上傳時間: 2013-07-10
上傳用戶:zhyiroy
資源簡介:設計了一個基于FPGA的單精度浮點數乘法器.設計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結構,并提出對Wallace樹產生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發...
上傳時間: 2013-10-09
上傳用戶:xjy441694216
資源簡介:設計了一個基于FPGA的單精度浮點數乘法器.設計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結構,并提出對Wallace樹產生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發...
上傳時間: 2013-10-13
上傳用戶:yl1140vista
資源簡介:精通verilog HDL語言編程源碼之2--常用乘法器設計
上傳時間: 2014-11-28
上傳用戶:趙云興
資源簡介:精通verilog HDL語言編程源碼之3--伽羅華域乘法器設計
上傳時間: 2013-12-18
上傳用戶:youke111
資源簡介:Verilog hdl語言 常用乘法器設計,可使用modelsim進行仿真
上傳時間: 2017-01-02
上傳用戶:lunshaomo
資源簡介:Verilog hdl語言 伽羅華域GF(q)乘法器設計,可使用modelsim進行仿真
上傳時間: 2013-12-27
上傳用戶:ls530720646
資源簡介:RS(204,188)譯碼器的設計 異步FIFO設計 偽隨即序列應用設計 CORDIC數字計算機的設計 CIC的設計 除法器的設計 加羅華域的乘法器設計
上傳時間: 2017-01-24
上傳用戶:縹緲
資源簡介:用VHDL語言仿真乘法器設計。能夠實現一般乘法運算。
上傳時間: 2017-07-18
上傳用戶:xuanchangri
資源簡介:8*8乘法器設計,和大家共享,互相學習,共同進步
上傳時間: 2013-12-15
上傳用戶:onewq
資源簡介:BJ-EPM240V2實驗例程以及說明文檔實驗之五乘法器設計
上傳時間: 2014-11-28
上傳用戶:qq21508895
資源簡介:定點八位乘法器的原理圖設計,已通過功能仿真!
上傳時間: 2017-01-03
上傳用戶:z754970244
資源簡介:GF_2_m_域乘法器的快速設計及FPGA實現,對于rs編翼碼的理解和設計有幫助
上傳時間: 2013-08-16
上傳用戶:tangsiyun
資源簡介:一個并行高速乘法器芯片的設計與實現
上傳時間: 2014-01-08
上傳用戶:蟲蟲蟲蟲蟲蟲
資源簡介:乘法器是硬件設計中的很常見也很重要的一個模塊,它的VHDL硬件實現很好的解決了軟件編程中做乘法速度慢的問題,在實時高速系統應用中或DSP軟核或數字信號處理硬件實現算法中,經常能使用到乘法器,所以經典的高速乘法器IP 很有參考價值
上傳時間: 2015-03-18
上傳用戶:yimoney
資源簡介:加法器 乘法器電路 除法器電路設計 鍵盤掃描電路設計 顯示電路
上傳時間: 2015-05-29
上傳用戶:671145514
資源簡介:用vhdl語言設計CPU中的一部分:乘法器的設計,包括多種乘法器的設計方法!內容為英文
上傳時間: 2015-06-11
上傳用戶:450976175
資源簡介:32×32乘法器的一種設計.pdf32×32乘法器的一種設計.pdf
上傳時間: 2014-11-30
上傳用戶:zm7516678
資源簡介:4位乘法器,4位除法器 8位數據鎖存器,8位相等比較器,帶同步復位的狀態 機,元件例化與層次設計,最高優先級編碼器
上傳時間: 2014-12-07
上傳用戶:pompey
資源簡介:本源碼是高速并行乘法器的設計源碼,開發軟件為MAX+PLUS.輸入為兩個帶符號的二進制數
上傳時間: 2015-10-18
上傳用戶:sunjet
資源簡介:蔣小龍的關于FPGA算法教程.經典! (其中包含加法器,乘法器極其算術邏輯部件設計)
上傳時間: 2015-11-23
上傳用戶:asdfasdfd
資源簡介:信號處理-濾波器設計(基于matlab和Mathmatica的設計方法)中關于無乘法器橢圓IIR濾波器設計的原創程序。
上傳時間: 2016-01-19
上傳用戶:lyy1234
資源簡介:介紹了幾種常用的乘法器的設計,carry_save_mult,ripple_carry_mult等,壓縮包中包含結構流程圖,用verilogHDL語言,采用modelsim仿真驗證
上傳時間: 2013-12-19
上傳用戶:pompey
資源簡介:通過四位乘法器的實例詳細介紹了用VHDL語言設計數字系統的流程和方法,通過仿真實現預定目的.
上傳時間: 2016-02-16
上傳用戶:古谷仁美
資源簡介:32位浮點乘法器的設計,講的挺好的,供參考啊
上傳時間: 2013-11-28
上傳用戶:manking0408
資源簡介:里面是一個FIR濾波器的設計報告 里面有具體的 代碼 等等 加法器 乘法器 見發起 等等 承平
上傳時間: 2014-01-10
上傳用戶:iswlkje
資源簡介:移位相加8位硬件乘法器電路設計 乘法器是數字系統中的基本邏輯器件,在很多應用中都會出現如各種濾波器的設計、矩陣的運算等。本實驗設計一個通用的8位乘法器。
上傳時間: 2016-07-27
上傳用戶:牛津鞋
資源簡介:GF_2_m_域乘法器的快速設計及FPGA實現,RS編碼及其譯碼都是在GF_2_m_域中進行的
上傳時間: 2016-09-22
上傳用戶:xsnjzljj