/*--------- 8051內(nèi)核特殊功能寄存器 -------------*/ sfr ACC = 0xE0; //累加器 sfr B = 0xF0; //B 寄存器 sfr PSW = 0xD0; //程序狀態(tài)字寄存器 sbit CY = PSW^7; //進(jìn)位標(biāo)志位 sbit AC = PSW^6; //輔助進(jìn)位標(biāo)志位 sbit F0 = PSW^5; //用戶(hù)標(biāo)志位0 sbit RS1 = PSW^4; //工作寄存器組選擇控制位 sbit RS0 = PSW^3; //工作寄存器組選擇控制位 sbit OV = PSW^2; //溢出標(biāo)志位 sbit F1 = PSW^1; //用戶(hù)標(biāo)志位1 sbit P = PSW^0; //奇偶標(biāo)志位 sfr SP = 0x81; //堆棧指針寄存器 sfr DPL = 0x82; //數(shù)據(jù)指針0低字節(jié) sfr DPH = 0x83; //數(shù)據(jù)指針0高字節(jié) /*------------ 系統(tǒng)管理特殊功能寄存器 -------------*/ sfr PCON = 0x87; //電源控制寄存器 sfr AUXR = 0x8E; //輔助寄存器 sfr AUXR1 = 0xA2; //輔助寄存器1 sfr WAKE_CLKO = 0x8F; //時(shí)鐘輸出和喚醒控制寄存器 sfr CLK_DIV = 0x97; //時(shí)鐘分頻控制寄存器 sfr BUS_SPEED = 0xA1; //總線(xiàn)速度控制寄存器 /*----------- 中斷控制特殊功能寄存器 --------------*/ sfr IE = 0xA8; //中斷允許寄存器 sbit EA = IE^7; //總中斷允許位 sbit ELVD = IE^6; //低電壓檢測(cè)中斷控制位 8051
上傳時(shí)間： 2013-10-30
上傳用戶(hù)：yxgi5
* 高斯列主元素消去法求解矩陣方程AX=B,其中A是N*N的矩陣,B是N*M矩陣 * 輸入: n----方陣A的行數(shù) * a----矩陣A * m----矩陣B的列數(shù) * b----矩陣B * 輸出: det----矩陣A的行列式值 * a----A消元后的上三角矩陣 * b----矩陣方程的解X
上傳時(shí)間： 2015-07-26
上傳用戶(hù)：xauthu
上下文無(wú)關(guān)文法（Context-Free Grammar, CFG）是一個(gè)4元組G=(V, T, S, P)，其中，V和T是不相交的有限集，S∈V，P是一組有限的產(chǎn)生式規(guī)則集，形如A→α，其中A∈V，且α∈(V∪T)*。V的元素稱(chēng)為非終結(jié)符，T的元素稱(chēng)為終結(jié)符，S是一個(gè)特殊的非終結(jié)符，稱(chēng)為文法開(kāi)始符。 設(shè)G=(V, T, S, P)是一個(gè)CFG，則G產(chǎn)生的語(yǔ)言是所有可由G產(chǎn)生的字符串組成的集合，即L(G)={x∈T* | Sx}。一個(gè)語(yǔ)言L(fǎng)是上下文無(wú)關(guān)語(yǔ)言（Context-Free Language, CFL），當(dāng)且僅當(dāng)存在一個(gè)CFG G，使得L=L(G)。 *⇒ 例如，設(shè)文法G：S→AB A→aA|a B→bB|b 則L(G)={a^nb^m | n,m>=1} 其中非終結(jié)符都是大寫(xiě)字母，開(kāi)始符都是S，終結(jié)符都是小寫(xiě)字母。
標(biāo)簽： Context-Free Grammar CFG
上傳時(shí)間： 2013-12-10
上傳用戶(hù)：gaojiao1999
1.有三根桿子A,B,C。A桿上有若干碟子 2.每次移動(dòng)一塊碟子,小的只能疊在大的上面 3.把所有碟子從A桿全部移到C桿上 經(jīng)過(guò)研究發(fā)現(xiàn)，漢諾塔的破解很簡(jiǎn)單，就是按照移動(dòng)規(guī)則向一個(gè)方向移動(dòng)金片： 如3階漢諾塔的移動(dòng)：A→C,A→B,C→B,A→C,B→A,B→C,A→C 此外，漢諾塔問(wèn)題也是程序設(shè)計(jì)中的經(jīng)典遞歸問(wèn)題
標(biāo)簽： 移動(dòng) 發(fā)現(xiàn)
上傳時(shí)間： 2016-07-25
上傳用戶(hù)：gxrui1991
CRC碼產(chǎn)生器與校驗(yàn)器程序 Features ： Executes in one clock cycle per data word Any polynomial from 4 to 32 bits Any data width from 1 to 256 bits Any initialization value Synchronous or asynchronous reset
標(biāo)簽： polynomial Features Executes clock
上傳時(shí)間： 2013-12-18
上傳用戶(hù)：Ants
AR0231AT7C00XUEA0-DRBR（RGB濾光）安森美半導(dǎo)體推出采用突破性減少LED閃爍 (LFM)技術(shù)的新的230萬(wàn)像素CMOS圖像傳感器樣品AR0231AT，為汽車(chē)先進(jìn)駕駛輔助系統(tǒng)(ADAS)應(yīng)用確立了一個(gè)新基準(zhǔn)。新器件能捕獲1080p高動(dòng)態(tài)范圍(HDR)視頻，還具備支持汽車(chē)安全完整性等級(jí)B(ASIL B)的特性。LFM技術(shù)(專(zhuān)利申請(qǐng)中)消除交通信號(hào)燈和汽車(chē)LED照明的高頻LED閃爍，令交通信號(hào)閱讀算法能于所有光照條件下工作。AR0231AT具有1/2.7英寸(6.82 mm)光學(xué)格式和1928(水平) x 1208(垂直)有源像素陣列。它采用最新的3.0微米背照式(BSI)像素及安森美半導(dǎo)體的DR-Pix?技術(shù)，提供雙轉(zhuǎn)換增益以在所有光照條件下提升性能。它以線(xiàn)性、HDR或LFM模式捕獲圖像，并提供模式間的幀到幀情境切換。 AR0231AT提供達(dá)4重曝光的HDR，以出色的噪聲性能捕獲超過(guò)120dB的動(dòng)態(tài)范圍。AR0231AT能同步支持多個(gè)攝相機(jī)，以易于在汽車(chē)應(yīng)用中實(shí)現(xiàn)多個(gè)傳感器節(jié)點(diǎn)，和通過(guò)一個(gè)簡(jiǎn)單的雙線(xiàn)串行接口實(shí)現(xiàn)用戶(hù)可編程性。它還有多個(gè)數(shù)據(jù)接口，包括MIPI(移動(dòng)產(chǎn)業(yè)處理器接口)、并行和HiSPi(高速串行像素接口)。其它關(guān)鍵特性還包括可選自動(dòng)化或用戶(hù)控制的黑電平控制，支持?jǐn)U頻時(shí)鐘輸入和提供多色濾波陣列選擇。封裝和現(xiàn)狀：AR0231AT采用11 mm x 10 mm iBGA-121封裝，現(xiàn)提供工程樣品。工作溫度范圍為-40℃至105℃(環(huán)境溫度)，將完全通過(guò)AEC-Q100認(rèn)證。
標(biāo)簽： 圖像傳感器
上傳時(shí)間： 2022-06-27
上傳用戶(hù)：XuVshu
TLC2543是TI公司的12位串行模數(shù)轉(zhuǎn)換器，使用開(kāi)關(guān)電容逐次逼近技術(shù)完成A/D轉(zhuǎn)換過(guò)程。由于是串行輸入結(jié)構(gòu)，能夠節(jié)省51系列單片機(jī)I/O資源；且價(jià)格適中，分辨率較高，因此在儀器儀表中有較為廣泛的應(yīng)用。 TLC2543的特點(diǎn) （1）12位分辯率A/D轉(zhuǎn)換器； （2）在工作溫度范圍內(nèi)10μs轉(zhuǎn)換時(shí)間； （3）11個(gè)模擬輸入通道； （4）3路內(nèi)置自測(cè)試方式； （5）采樣率為66kbps； （6）線(xiàn)性誤差±1LSBmax； （7）有轉(zhuǎn)換結(jié)束輸出EOC； （8）具有單、雙極性輸出； （9）可編程的MSB或LSB前導(dǎo)； （10）可編程輸出數(shù)據(jù)長(zhǎng)度。 TLC2543的引腳排列及說(shuō)明 TLC2543有兩種封裝形式：DB、DW或N封裝以及FN封裝，這兩種封裝的引腳排列如圖1，引腳說(shuō)明見(jiàn)表1 TLC2543電路圖和程序欣賞 #include<reg52.h> #include<intrins.h> #define uchar unsigned char #define uint unsigned int sbit clock=P1^0; sbit d_in=P1^1; sbit d_out=P1^2; sbit _cs=P1^3; uchar a1,b1,c1,d1; float sum,sum1; double sum_final1; double sum_final; uchar duan[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f}; uchar wei[]={0xf7,0xfb,0xfd,0xfe}; void delay(unsigned char b) //50us { unsigned char a; for(;b>0;b--) for(a=22;a>0;a--); } void display(uchar a,uchar b,uchar c,uchar d) { P0=duan[a]|0x80; P2=wei[0]; delay(5); P2=0xff; P0=duan[b]; P2=wei[1]; delay(5); P2=0xff; P0=duan[c]; P2=wei[2]; delay(5); P2=0xff; P0=duan[d]; P2=wei[3]; delay(5); P2=0xff; } uint read(uchar port) { uchar i,al=0,ah=0; unsigned long ad; clock=0; _cs=0; port<<=4; for(i=0;i<4;i++) { d_in=port&0x80; clock=1; clock=0; port<<=1; } d_in=0; for(i=0;i<8;i++) { clock=1; clock=0; } _cs=1; delay(5); _cs=0; for(i=0;i<4;i++) { clock=1; ah<<=1; if(d_out)ah|=0x01; clock=0; } for(i=0;i<8;i++) { clock=1; al<<=1; if(d_out) al|=0x01; clock=0; } _cs=1; ad=(uint)ah; ad<<=8; ad|=al; return(ad); } void main() { uchar j; sum=0;sum1=0; sum_final=0; sum_final1=0; while(1) { for(j=0;j<128;j++) { sum1+=read(1); display(a1,b1,c1,d1); } sum=sum1/128; sum1=0; sum_final1=(sum/4095)*5; sum_final=sum_final1*1000; a1=(int)sum_final/1000; b1=(int)sum_final%1000/100; c1=(int)sum_final%1000%100/10; d1=(int)sum_final%10; display(a1,b1,c1,d1); } }
上傳時(shí)間： 2013-11-19
上傳用戶(hù)：shen1230
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿(mǎn)足市場(chǎng)需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級(jí)的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專(zhuān)有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線(xiàn)性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時(shí)間： 2013-11-06
上傳用戶(hù)：smallfish
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿(mǎn)足市場(chǎng)需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級(jí)的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專(zhuān)有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線(xiàn)性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時(shí)間： 2013-10-13
上傳用戶(hù)：lml1234lml
函數(shù)再現(xiàn)機(jī)構(gòu)設(shè)計(jì) 試設(shè)計(jì)一曲柄搖桿機(jī)構(gòu)，再現(xiàn)函數(shù) 要求： 輸入構(gòu)件的轉(zhuǎn)角范圍180°，輸出構(gòu)件擺角范圍30°，即： 當(dāng)輸入構(gòu)件從a轉(zhuǎn)至a+90時(shí)，輸出構(gòu)件從b轉(zhuǎn)至b+30 當(dāng)輸入構(gòu)件從a+90轉(zhuǎn)至a+180時(shí)，輸出構(gòu)件從b+30轉(zhuǎn)至b
標(biāo)簽： 機(jī)構(gòu) 函數(shù) 曲柄
上傳時(shí)間： 2013-12-17
上傳用戶(hù)：英雄
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
