曙光天闊I840r-H服務器是曙光公司最新推出的一款支持英特爾最新四路多核處理器的企業(yè)級服務器，創(chuàng)新的全獨立總線可徹底釋放多至4顆64位Intel XeonMP多核處理器(包括Intel最新推出的Dunnington CPU)的強勁性能，最高達256GBFB-DIMM內(nèi)存和具備可選集成高性能RAID的8塊熱插拔2.5寸SAS磁盤或5塊熱插拔3.5寸SAS磁盤，提供強大的功能以運行關鍵任務，滿足資源密集型應用的需要。先進的管理和存儲技術,具有更好的可擴充性和高可用性。作為曙光天闊系列服務器中的高端產(chǎn)品，I840r-H多核服務器是高端企業(yè)級用戶的最佳選擇，非常適用于金融、證券、交通、郵政、電信、能源等對服務器性能、可擴展性及可靠性要求苛刻的行業(yè)數(shù)據(jù)中心和遠程的企業(yè)環(huán)境。
上傳時間： 2013-12-10
上傳用戶：zhangxin
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業(yè)界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標準的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點到點串行數(shù)據(jù)傳輸, 同時其可擴展的帶寬, 為系統(tǒng)設計人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會導致系統(tǒng)資源的浪費。本文提出的設計方案可以改進Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-10-13
上傳用戶：lml1234lml
Hyperlynx仿真應用:阻抗匹配.下面以一個電路設計為例，簡單介紹一下PCB仿真軟件在設計中的使用。下面是一個DSP硬件電路部分元件位置關系(原理圖和PCB使用PROTEL99SE設計)，其中DRAM作為DSP的擴展Memory(64位寬度，低8bit還經(jīng)過3245接到FLASH和其它芯片)，DRAM時鐘頻率133M。因為頻率較高，設計過程中我們需要考慮DRAM的數(shù)據(jù)、地址和控制線是否需加串阻。下面，我們以數(shù)據(jù)線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網(wǎng)站下載各器件IBIS模型。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面，我們開始導入主芯片DSP的數(shù)據(jù)線D0腳模型。左鍵點芯片管腳處的標志，出現(xiàn)未知管腳，然后再按下圖的紅線所示線路選取芯片IBIS模型中的對應管腳。 3http://bbs.elecfans.com/ 電子技術論壇 http://www.elecfans.com 電子發(fā)燒友點OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣，一樣管腳的配置就完成了。同樣將DRAM的數(shù)據(jù)線對應管腳和3245的對應管腳IBIS模型加上(DSP輸出，3245高阻，DRAM輸入)。下面我們開始建立傳輸線模型。左鍵點DSP芯片腳相連的傳輸線，增添傳輸線，然后右鍵編輯屬性。因為我們使用四層板，在表層走線，所以要選用“Microstrip”，然后點“Value”進行屬性編輯。這里，我們要編輯一些PCB的屬性，布線長度、寬度和層間距等，屬性編輯界面如下：再將其它傳輸線也添加上。這就是沒有加阻抗匹配的仿真模型(PCB最遠直線間距1.4inch，對線長為1.7inch)。現(xiàn)在模型就建立好了。仿真及分析下面我們就要為各點加示波器探頭了，按照下圖紅線所示路徑為各測試點增加探頭：為發(fā)現(xiàn)更多的信息，我們使用眼圖觀察。因為時鐘是133M，數(shù)據(jù)單沿采樣，數(shù)據(jù)翻轉最高頻率為66.7M，對應位寬為7.58ns。所以設置參數(shù)如下：之后按照芯片手冊制作眼圖模板。因為我們最關心的是接收端(DRAM)信號，所以模板也按照DRAM芯片HY57V283220手冊的輸入需求設計。芯片手冊中要求輸入高電平VIH高于2.0V，輸入低電平VIL低于0.8V。DRAM芯片的一個NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信號(不長于3ns)：按下邊紅線路徑配置眼圖模板：低8位數(shù)據(jù)線沒有串阻可以滿足設計要求，而其他的56位都是一對一，經(jīng)過仿真沒有串阻也能通過。于是數(shù)據(jù)線不加串阻可以滿足設計要求，但有一點需注意，就是寫數(shù)據(jù)時因為存在回沖，DRAM接收高電平在位中間會回沖到2V。因此會導致電平判決裕量較小，抗干擾能力差一些，如果調試過程中發(fā)現(xiàn)寫RAM會出錯，還需要改版加串阻。
上傳時間： 2013-12-17
上傳用戶：debuchangshi
收發(fā)器乃新型通訊系統(tǒng)的基本組件，可以用於各種不同裝置包括手機、 收發(fā)器乃新型通訊系統(tǒng)的基本組件，可以用於各種不同裝置包括手機、 收發(fā)器乃新型通訊系統(tǒng)的基本組件，可以用於各種不同裝置包括手機、 WLANWLANWLANWLAN網(wǎng)路橋接器與蜂巢式基礎建設。
標簽： 向量訊號產(chǎn)生器 收發(fā)器 測試 速度
上傳時間： 2013-10-12
上傳用戶：ligi201200
上傳時間： 2013-11-08
上傳用戶：CHENKAI
題目：利用條件運算符的嵌套來完成此題：學習成績>=90分的同學用A表示，60-89分之間的用B表示，60分以下的用C表示。 1.程序分析：(a>b)?a:b這是條件運算符的基本例子。
上傳時間： 2015-01-08
上傳用戶：lifangyuan12
r&s是一個可裁剪的搶先式實時內(nèi)核，運行在8，16，32到64位處理器上。
上傳時間： 2014-01-18
上傳用戶：阿四AIR
利用VC來實現(xiàn)一個簡單的DES加密程序，他能完成DES算法的全部步驟，不過只能使用64位密碼對64位明文進行加密
上傳時間： 2013-12-02
上傳用戶：gtf1207
DES( Data Encryption Standard)算法，于1977年得到美國政府的正式許可，是一種用56位密鑰來加密64位數(shù)據(jù)的方法。DES算法以被應用于許多需要安全加密的場合。（如：UNIX的密碼算法就是以DES算法為基礎的）。下面是關于如何實現(xiàn)DES算法的語言性描述，如果您要其源代碼，可以到Http//Assassin.yeah.net下載，后者您有任何問題也可以寫信給我（Assassin@ynmail.com）。
標簽： Encryption Standard Data DES
上傳時間： 2015-04-15
上傳用戶：123456wh
DES( Data Encryption Standard)算法，于1977年得到美國政府的正式許可，是一種用56位密鑰來加密64位數(shù)據(jù)的方法。DES算法以被應用于許多需要安全加密的場合。（如：UNIX的密碼算法就是以DES算法為基礎的）。
標簽： Encryption Standard Data DES
上傳時間： 2015-04-15
上傳用戶：thinode
