8位相等比較器，比較8位數(shù)是否相等 -- 8-bit Identity Comparator -- uses 1993 std VHDL -- download from www.pld.com.cn & www.fpga.com.cn
標(biāo)簽： 8位 比較器
上傳時(shí)間： 2015-07-02
上傳用戶(hù)：colinal
此程序基于ADC0809,它是CMOS的8位A/D轉(zhuǎn)換器，片內(nèi)有8路模擬開(kāi)關(guān)，可控制8個(gè)模擬量中的一個(gè)進(jìn)入轉(zhuǎn)換器中。
標(biāo)簽： 0809 CMOS ADC 程序
上傳時(shí)間： 2015-07-16
上傳用戶(hù)：小寶愛(ài)考拉
這是我最近買(mǎi)的一套CPLD開(kāi)發(fā)板VHDL源程序并附上開(kāi)發(fā)板的原理圖,希望對(duì)你是一個(gè)很好的幫助!其中內(nèi)容為:8位優(yōu)先編碼器,乘法器,多路選擇器,二進(jìn)制轉(zhuǎn)BCD碼,加法器,減法器,簡(jiǎn)單狀態(tài)機(jī),四位比較器,7段數(shù)碼管,i2c總線(xiàn),lcd液晶顯示,撥碼開(kāi)關(guān),串口,蜂鳴器,矩陣鍵盤(pán),跑馬燈,交通燈,數(shù)字時(shí)鐘.
標(biāo)簽： CPLD VHDL BCD 開(kāi)發(fā)板
上傳時(shí)間： 2015-07-23
上傳用戶(hù)：李夢(mèng)晗
SHIFT_8REG是8位的一個(gè)具有移位功能的寄存器，每一次數(shù)據(jù)打入都會(huì)從這個(gè)寄存器的最低位打入，并相應(yīng)進(jìn)行向左移位。 ODD_110BREG是一個(gè)3位的備份寄存器，寄存器中存放的是奇數(shù)幀的同步頭，也就是110。 EVEN_9BHREG是一個(gè)8位的備份寄存器，寄存器中存放的是偶數(shù)幀的同步頭，也就是10011011。這兩個(gè)寄存器的初始值在系統(tǒng)一開(kāi)始就打入。
標(biāo)簽： SHIFT REG 8位 移位
上傳時(shí)間： 2015-07-25
上傳用戶(hù)：TRIFCT
通用ASK信號(hào)解碼接收程序 1. 接收數(shù)據(jù)位數(shù)最多為40(5*8)位. 2. 由定時(shí)器對(duì)time進(jìn)行漸增,在TCC中斷程序中加入"INC TIME". 3. 寬脈沖最大允許時(shí)間和最小允許時(shí)間的計(jì)算方式: 脈沖允許時(shí)間=TCC 中斷時(shí)間(us)*設(shè)定數(shù)據(jù) 4. 在接收到完整的數(shù)據(jù)后建立rx_data_ok標(biāo)志. 5. 該子程序由主程序調(diào)用. 6. 數(shù)據(jù)格式:rx_data5.7為最高位,rx_data1.0為最低位. 7. 主程序在收到完整的數(shù)據(jù)后應(yīng)清空接收數(shù)據(jù)緩沖區(qū)后,才能調(diào)用再次接收.
標(biāo)簽： time TIME ASK TCC
上傳時(shí)間： 2015-08-08
上傳用戶(hù)：wsf950131
30個(gè)典型的C語(yǔ)言應(yīng)用實(shí)例:單片機(jī)實(shí)現(xiàn)7段數(shù)碼管顯示,基于MAX7219的8位數(shù)碼管顯示,MAX7219的工作時(shí)序和寄存器描述,單片機(jī)實(shí)現(xiàn)液晶顯示,單片機(jī)實(shí)現(xiàn)電子密碼鎖, 單片機(jī)實(shí)現(xiàn)簡(jiǎn)單音樂(lè)發(fā)生器,單片機(jī)實(shí)現(xiàn)語(yǔ)音錄放,基于MAX197的并行A/D轉(zhuǎn)換,基于TLC549的串行A/D轉(zhuǎn)換,基于MAX517的串行D/A轉(zhuǎn)換,基于DS18B20的數(shù)字溫度計(jì)設(shè)計(jì)等等，例子超多 包括了書(shū)中所有的程序代碼和電路圖，稍加修改便可用于自己的設(shè)計(jì)中去
標(biāo)簽： 7219 MAX 單片機(jī) 數(shù)碼管顯示
上傳時(shí)間： 2014-01-21
上傳用戶(hù)：shawvi
4位乘法器,4位除法器 8位數(shù)據(jù)鎖存器,8位相等比較器,帶同步復(fù)位的狀態(tài) 機(jī),元件例化與層次設(shè)計(jì),最高優(yōu)先級(jí)編碼器
標(biāo)簽： 乘法器 8位 除法器 數(shù)據(jù)
上傳時(shí)間： 2014-12-07
上傳用戶(hù)：pompey
用verlog語(yǔ)言編的一些基礎(chǔ)實(shí)驗(yàn),適合于FPGA/CPLD的初學(xué)者。內(nèi)容包括8位優(yōu)先編碼器，乘法器，除法器，多路選擇器，二進(jìn)制轉(zhuǎn)BCD碼，加法器，減法器等等。
標(biāo)簽： verlog FPGA CPLD 8位
上傳時(shí)間： 2013-12-29
上傳用戶(hù)：siguazgb
成都理工大學(xué)基于MAXPLUS II 的設(shè)計(jì)過(guò)程報(bào)告內(nèi)涵有源程序及設(shè)計(jì)過(guò)程中的調(diào)試：在文本編輯窗口中輸入二進(jìn)制8位優(yōu)先編碼器的程序； 3設(shè)計(jì)驅(qū)動(dòng)顯示程序如下： 5采用原理圖方式設(shè)計(jì)如下： 6引角分配圖如下： 7仿真結(jié)果如下：
標(biāo)簽： MAXPLUS 過(guò)程 程序 II
上傳時(shí)間： 2014-12-02
上傳用戶(hù)：zhuoying119
低電壓檢測(cè). A口低8位接鍵盤(pán)列線(xiàn)，鍵盤(pán)行線(xiàn)接VDDIO；B口高8位接LED // 按K1鍵 低電壓為2.4v // 按K2鍵 低電壓2.8v // 按K3鍵 低電壓3.2v // 按K4鍵 低電壓為3.6v
標(biāo)簽： 低電壓 8位 檢測(cè) 鍵盤(pán)
上傳時(shí)間： 2015-11-24
上傳用戶(hù)：xzt
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<strike id="ewyyw"></strike>
