<strike id="6yq84"></strike>
VIP專區-PCB源碼精選合集系列（7）資源包含以下內容：1. PCB設計基本工藝要求.2. Altium_Designer_10_PCB_3D_視頻輸出教程.3. Orcad導入Pads過程.4. 鍍金和沉金的區別.5. AD內電層與內電層分割教程.6. Altium Designer中的板層定義介紹.7. 兩個小時學會OrCAD.8. PCB Design1-印制板設計基礎知識.9. CCS3.3官方使用教程.10. PCB的阻抗測量.11. Altium_Designer詳細使用教程.12. Altium_designer4層以上高速板布線的16個技巧.13. PADS常用設置方法.14. PCB LAYOUT技術大全.15. AltiumPCB訓練手冊.16. 科通集團_Cadence_Allegro_基礎培訓_第四期.17. Altium_Designer_官方培訓教材.18. 電容式觸摸按鍵-PCB布線.19. Mt6601_PCB設計注意事項.20. Protues使用總線方式畫電路的方法.21. Pocket Mini開發板說明書.22. 單片機系統電路的PCB設計.23. Altium Designer的Protel中多通道功能在原理圖及PCB中的使用技巧.24. 設計實例2：MP3播放器硬件電路設計.25. 實用的Altium Designer資料自學的朋友可以看看.26. 幾種取樣門電路.27. PCB Design Considerations and Guidelines for 0.4mm and 0.5mm WLPs.28. 如何使用Proteus制作PCB.29. MAX20021,MAX20022示例PCB布局指南.30. Altium Designer原理圖與PCB設計電子資料包.31. 黑魔書-信號完整性分析.32. 《Proteus從入門到精通100例》.33. 開關電源完整的EMI和熱設計 黑魔書-信號完整性分析.34. PCB接地設計_中興.35. Layout SMD焊盤要求.36. Altium+designer+2013注冊機（親自測試可用）+Licenses.37. PADS9.3安裝和使用教程PDF版本.38. Cadence 16.6和諧方法_修正版.39. 日本工業標準--印制線路板通則.40. 自制PCB(使用環保腐蝕劑).
上傳時間： 2013-05-26
上傳用戶：eeworm
開關在電路中起接通信號或斷開信號的作用。最常見的可控開關是繼電器，當給驅動繼電器的驅動電路加高電平或低電平時，繼電器就吸合或釋放，其觸點接通或斷開電路。CMOS模擬開關是一種可控開關，它不象繼電器那樣可以用在大電流、高電壓場合，只適于處理幅度不超過其工作電壓、電流較小的模擬或數字信號。 一、常用CMOS模擬開關引腳功能和工作原理 1.四雙向模擬開關CD4066 CD4066 的引腳功能如圖1所示。每個封裝內部有4個獨立的模擬開關，每個模擬開關有輸入、輸出、控制三個端子，其中輸入端和輸出端可互換。當控制端加高電平時，開關導通；當控制端加低電平時開關截止。模擬開關導通時，導通電阻為幾十歐姆；模擬開關截止時，呈現很高的阻抗，可以看成為開路。模擬開關可傳輸數字信號和模擬信號，可傳輸的模擬信號的上限頻率為40MHz。各開關間的串擾很小，典型值為－50dB。
上傳時間： 2013-10-27
上傳用戶：bibirnovis
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-11-06
上傳用戶：smallfish
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-10-13
上傳用戶：lml1234lml
按遞歸下降方式設計其編譯程序，生成PL/0棧式指令代碼，然后解釋執行。用(a=1)+2*(b=3+4*5)/2+2*a*b-(a=a+5)/ (c=2) 測試
上傳時間： 2014-01-02
上傳用戶：firstbyte
電力系統在臺穩定計算式電力系統不正常運行方式的一種計算。它的任務是已知電力系統某一正常運行狀態和受到某種擾動，計算電力系統所有發電機能否同步運行 1運行說明： 請輸入初始功率S0，形如a+bi 請輸入無限大系統母線電壓V0 請輸入系統等值電抗矩陣B 矩陣B有以下元素組成的行矩陣 1正常運行時的系統直軸等值電抗Xd 2故障運行時的系統直軸等值電抗X d 3故障切除后的系統直軸等值電抗 請輸入慣性時間常數Tj 請輸入時段數N 請輸入哪個時段發生故障Ni 請輸入每時段間隔的時間dt
上傳時間： 2015-06-13
上傳用戶：it男一枚
第一章緒論 5 1.1課題來源 5 1.2 開發工具的選擇 5 1.3 本文所做工作 6 第二章 需求分析 7 2.1 總體需求調查 7 2.1.1 組織結構圖 7 2.1.2 系統目標 7 2.1.3 應用現狀調查 7 2.1.4業務總體流程調查 8 2.2系統功能調查 9 2.2.1系統維護功能 9 2.3系統功能模塊圖 9 第三章 概要設計 10 3.1概念設計 10 3.2數據庫設計 11 3.2.1 Yhklb用戶口令表 11 第四章 詳細設計 13 4.1啟動界面設計 13 4.1.1 功能說明 13 4.1.2屏幕格式設計 13 4.2 登錄窗口設計 14 4.2.1功能說明 14 4.2.2屏幕格式設計 14 4.2.3源程序分析 14 4.3 主窗口設計 16 4.3.1功能說明 16 4.3.2屏幕格式設計 16 4.3.3源程序分析 17 4.4系統維護模塊設計 22 4.4.1基本參數維護 22
上傳時間： 2014-01-22
上傳用戶：libinxny
第一章 RAID知識介紹2 1.1 RAID0：條帶化2 1.2 RAID13 1.3 RAID0+13 1.4 RAID54 第二章 RAID的實現5 2.1軟件RAID5 2.2硬件RAID5 第三章 RAID卡原理6 第四章 Mylex Accele352 RAID 卡設置與使用9 4.1 Mylex Accele352 RAID卡簡介9 4.2 RAID卡配置方法9 4.3 RAID陣列的管理10 第五章 Adaptec3200s RAID卡13 5.1 Adaptec3200s RAID卡簡介13 5.2 RAID卡配置方法13 5.3 RAID陣列的管理14 第六章 Adaptec2100s RAID卡17 6.1 Adaptec2100s RAID卡簡介17 6.2 RAID卡配置方法17 6.3 操作系統安裝18 6.4 RAID陣列的管理24
上傳時間： 2015-06-27
上傳用戶：a6697238
基于Verilog-HDL的硬件電路的實現 9.2 具有LCD顯示單元的可編程單脈沖發生器 9.2.1 LCD顯示單元的工作原理 9.2.2 顯示邏輯設計的思路與流程 9.2.3 LCD顯示單元的硬件實現 9.2.4 可編程單脈沖數據的BCD碼化 9.2.5 task的使用方法 9.2.6 for循環語句的使用方法 9.2.7 二進制數轉換BCD碼的硬件實現 9.2.8 可編程單脈沖發生器與顯示單元的接口 9.2.9 具有LCD顯示單元的可編程單脈沖發生器的硬件實現 9.2.10 編譯指令-"文件包含"處理的使用方法
標簽： Verilog-HDL LCD 9.2 顯示單元
上傳時間： 2014-06-23
上傳用戶：xc216
基于Verilog-HDL的硬件電路的實現 9.6 脈沖高電平和低電平持續時間的測量與顯示 9.6.1 脈沖高電平和低電平持續時間測量的工作原理 9.6.2 高低電平持續時間測量模塊的設計與實現 9.6.3 改進型高低電平持續時間測量模塊的設計與實現 9.6.4 begin聲明語句的使用方法 9.6.5 initial語句和always語句的使用方法 9.6.6 時標信號發生模塊的設計與實現 9.6.7 脈沖高低電平持續時間測量的Verilog-HDL描述 9.6.8 脈沖高低電平持續時間測量的硬件實現
標簽： Verilog-HDL 低電平 9.6 時間測量
上傳時間： 2013-11-30
上傳用戶：chenlong
