heyzo中文字幕在线,欧美激情亚洲综合一区,久久久精品一品道一区

A-Law

This brief introduce a kind of the framework construction to materialize the system. And an example

This brief introduce a kind of the framework construction to materialize the system. And an example was given with the discussion on the performence.

標簽： construction materialize introduce framework

上傳時間： 2013-08-17

上傳用戶：ysystc699
this is a sample about usb out transmission

this is a sample about usb out transmission,it s default installation is D:\\RedLogic\\RCII_samples, and the software environment is quatrusII 5.0,it is usefull for studying hardware and usb.

標簽： transmission sample about this

上傳時間： 2013-08-24

上傳用戶：座山雕牛逼
一篇關于CORDIC的文章A survey of CORDIC algorithms for FPGA based computers

一篇關于CORDIC的文章A survey of CORDIC algorithms for FPGA based computers

標簽： CORDIC algorithms computers survey

上傳時間： 2013-08-31

上傳用戶：lliuhhui
采用FPGA模擬高動態GPS信號源中的C／A碼產生器

本文：采用了FPGA方法來模擬高動態(Global Position System GPS)信號源中的C／A碼產生器。C／A碼在GPS中實現分址、衛星信號粗捕和精碼(P碼)引導捕獲起著重要的作用，通過硬件描述語言VERILOG在ISE中實現電路生成，采用MODELSIM、SYNPLIFY工具分別進行仿真和綜合。

標簽： FPGA GPS 模擬動態

上傳時間： 2013-08-31

上傳用戶：pwcsoft
usb_cpld_code.zip usbjtag - Variations on the implementation of a USB JTAG adapter.

usb_cpld_code.zip usbjtag - Variations on the implementation of a USB JTAG adapter.

標簽： implementation usb_cpld_code Variations adapter

上傳時間： 2013-08-31

上傳用戶：ruan2570406
一種用CPLD設計GPS數字通道相關器中C／A碼產生囂的方法

摘要本文介紹了一種用CPLD設計GPS數字通道相關器中C／A碼產生囂的方法，詳細分析了設計原理并給出了相應的仿真結果．這種設計方法已在我們研制的GPS，GLONASS兼容機中得到實際應用。

標簽： CPLD GPS 數字

上傳時間： 2013-09-01

上傳用戶：wangdean1101
Building a RISC System in an FPGA

Building a RISC System in an FPGA

標簽： Building System RISC FPGA

上傳時間： 2013-09-04

上傳用戶：朗朗乾坤
gerber-to-protel is a pdf file

gerber-to-protel is a pdf file ,which is used for convert bmp to pcb.

標簽： gerber-to-protel file is

上傳時間： 2013-09-18

上傳用戶：liuxinyu2016
protel_lib-PIC16 is a protel lib file.

protel_lib-PIC16 is a protel lib file.

標簽： protel_lib-PIC protel file lib

上傳時間： 2013-09-18

上傳用戶：hn891122
Many CAD users dismiss schematic capture as a necessary evil in the process of creating

Many CAD users dismiss schematic capture as a necessary evil in the process of creating\r\nPCB layout but we have always disputed this point of view. With PCB layout now offering\r\nautomation of both component placement and track routing, getting the des

標簽： schematic necessary creating dismiss

上傳時間： 2013-09-25

上傳用戶：baiom

主站蜘蛛池模板：乐昌市| 康平县| 灵宝市| 特克斯县| 邯郸县| 新蔡县| 峨山| 策勒县| 阜城县| 甘洛县| 罗江县| 晋州市| 金乡县| 平南县| 江都市| 增城市| 寻乌县| 同仁县| 蒲江县| 邹平县| 雷州市| 邮箱| 土默特左旗| 关岭| 河北区| 齐齐哈尔市| 南乐县| 大安市| 红安县| 永丰县| 泗洪县| 三原县| 大厂| 六安市| 南溪县| 大同市| 巴马| 翁牛特旗| 涟水县| 泸溪县| 南丰县|