基于Verilog-HDL的轉(zhuǎn)子振動噪聲電壓峰值檢測，值得學(xué)習(xí)啊，
標(biāo)簽： Verilog-HDL 轉(zhuǎn)子 振動噪聲 峰值檢測
上傳時(shí)間： 2013-12-15
上傳用戶：Divine
verilog—hdl教程135例大量的數(shù)字點(diǎn)電路例子
標(biāo)簽： verilog hdl 135 教程
上傳時(shí)間： 2013-12-21
上傳用戶：youmo81
Verilog HDL編寫的四位數(shù)碼管動態(tài)顯示程序,外圍電路用CPLD來實(shí)現(xiàn)
標(biāo)簽： Verilog CPLD HDL 編寫
上傳時(shí)間： 2016-06-12
上傳用戶：米卡
uart pci 等verilog hdl 代碼
標(biāo)簽： verilog uart pci hdl
上傳時(shí)間： 2014-02-24
上傳用戶：waitingfy
通過VERILOG HDL語言使用CPLD連接PS2鍵盤.
標(biāo)簽： VERILOG CPLD HDL PS2
上傳用戶：cccole0605
Writing_Testbench Functional Verification of HDL Models Janick Bergeron
標(biāo)簽： Writing_Testbench Verification Functional Bergeron
上傳時(shí)間： 2016-06-13
上傳用戶：nanfeicui
16位ADCverilog hdl 代碼
標(biāo)簽： ADCverilog hdl 代碼
上傳時(shí)間： 2016-06-14
上傳用戶：牧羊人8920
mult_para_recurs_8x8_2sC verilog hdl代碼寫成的
標(biāo)簽： mult_para_recurs verilog hdl sC
上傳時(shí)間： 2013-12-19
上傳用戶：13160677563
multiplier_6x6___verilog hdl
標(biāo)簽： multiplier verilog hdl
上傳用戶：蟲蟲蟲蟲蟲蟲
單片機(jī)SPI通信模塊verilog hdl
標(biāo)簽： verilog SPI hdl 單片機(jī)
上傳時(shí)間： 2014-06-11
上傳用戶：CSUSheep
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
