相 關(guān) 資 源

• uart pci 等verilog hdl 代碼免費(fèi)下載

  資源簡(jiǎn)介：uart pci 等verilog hdl 代碼

  標(biāo)簽： verilog uart pci hdl

  上傳時(shí)間： 2014-02-24

  上傳用戶：waitingfy

• VIP專區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（121）免費(fèi)下載

  資源簡(jiǎn)介：光電檢測(cè)技術(shù)

  標(biāo)簽： 光電檢測(cè)技術(shù)

  上傳時(shí)間： 2013-07-05

  上傳用戶：eeworm

• uart轉(zhuǎn)I2C的verilog hdl代碼免費(fèi)下載

  資源簡(jiǎn)介：uart轉(zhuǎn)I2C的verilog hdl代碼，由北京郵電大學(xué)《veriloghdl設(shè)計(jì)與EDA技術(shù)基礎(chǔ)》教師編寫

  標(biāo)簽： verilog uart I2C hdl

  上傳時(shí)間： 2014-08-03

  上傳用戶：zhuoying119

• uart實(shí)驗(yàn)verilog hdl代碼免費(fèi)下載

  資源簡(jiǎn)介：uart實(shí)驗(yàn)verilog hdl代碼，用于FPGA

  標(biāo)簽： verilog uart hdl 實(shí)驗(yàn)

  上傳時(shí)間： 2014-01-09

  上傳用戶：linlin

• FPGA開發(fā)板配套verilog hdl代碼。芯片為Mars EP1C6F。是基礎(chǔ)實(shí)驗(yàn)的源碼。包括加法器、減法器、乘法器、多路選擇器等。免費(fèi)下載

  資源簡(jiǎn)介：FPGA開發(fā)板配套verilog hdl代碼。芯片為Mars EP1C6F。是基礎(chǔ)實(shí)驗(yàn)的源碼。包括加法器、減法器、乘法器、多路選擇器等。

  標(biāo)簽： verilog EP1C6F FPGA Mars

  上傳時(shí)間： 2014-11-10

  上傳用戶：15736969615

• verilog hdl代碼免費(fèi)下載

  資源簡(jiǎn)介：verilog hdl代碼，學(xué)習(xí)一顆看一下

  標(biāo)簽： verilog hdl 代碼

  上傳時(shí)間： 2013-08-19

  上傳用戶：丶灬夏天

• PS2鼠標(biāo)實(shí)驗(yàn)verilog hdl代碼免費(fèi)下載

  資源簡(jiǎn)介：PS2鼠標(biāo)實(shí)驗(yàn)verilog hdl代碼

  標(biāo)簽： verilog PS2 hdl 鼠標(biāo)

  上傳時(shí)間： 2016-04-22

  上傳用戶：helmos

• PS2鍵盤實(shí)驗(yàn)verilog hdl代碼免費(fèi)下載

  資源簡(jiǎn)介：PS2鍵盤實(shí)驗(yàn)verilog hdl代碼

  標(biāo)簽： verilog PS2 hdl 鍵盤

  上傳時(shí)間： 2016-04-22

  上傳用戶：kernaling

• VGA實(shí)驗(yàn)的verilog hdl代碼用于FPGA免費(fèi)下載

  資源簡(jiǎn)介：VGA實(shí)驗(yàn)的verilog hdl代碼用于FPGA

  標(biāo)簽： verilog FPGA VGA hdl

  上傳時(shí)間： 2014-12-07

  上傳用戶：天涯

• PWM的verilog hdl代碼用于FPGA免費(fèi)下載

  資源簡(jiǎn)介：PWM的verilog hdl代碼用于FPGA

  標(biāo)簽： verilog FPGA PWM hdl

  上傳時(shí)間： 2013-12-22

  上傳用戶：zhanditian

• mult_para_recurs_8x8_2sC verilog hdl代碼寫成的免費(fèi)下載

  資源簡(jiǎn)介：mult_para_recurs_8x8_2sC verilog hdl代碼寫成的

  標(biāo)簽： mult_para_recurs verilog hdl sC

  上傳時(shí)間： 2013-12-19

  上傳用戶：13160677563

• 用verilog hdl代碼編寫的快速除法器免費(fèi)下載

  資源簡(jiǎn)介：用verilog hdl代碼編寫的快速除法器，比較有用

  標(biāo)簽： verilog hdl 代碼 編寫

  上傳時(shí)間： 2013-12-21

  上傳用戶：xfbs821

• verilog hdl代碼免費(fèi)下載

  資源簡(jiǎn)介：verilog hdl代碼，學(xué)習(xí)一顆看一下

  標(biāo)簽： verilog hdl 代碼

  上傳時(shí)間： 2014-01-15

  上傳用戶：我干你啊

• 這是用于xilinx virtex-2 pro產(chǎn)品的誤碼儀方案verilog hdl代碼免費(fèi)下載

  資源簡(jiǎn)介：這是用于xilinx virtex-2 pro產(chǎn)品的誤碼儀方案verilog hdl代碼

  標(biāo)簽： verilog xilinx virtex pro

  上傳時(shí)間： 2014-01-05

  上傳用戶：cooran

• 包中包括, DW8051完整的verilog hdl代碼 兩本手冊(cè): DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8免費(fèi)下載

  資源簡(jiǎn)介：包中包括, DW8051完整的verilog hdl代碼 兩本手冊(cè): DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51論文: 基于IP 核的PSTN 短消息終端SoC 軟硬件協(xié)同設(shè)計(jì) Embedded TCP/ IP Chip Based on DW8051 Core ...

  標(biāo)簽： DesignWare 8051 Datasheet MacroCell

  上傳時(shí)間： 2013-12-21

  上傳用戶：yyq123456789

• verilog hdl 代碼綜合風(fēng)格免費(fèi)下載

  資源簡(jiǎn)介：verilog hdl 代碼綜合風(fēng)格，非常適合初學(xué)者

  標(biāo)簽： verilog hdl 代碼

  上傳時(shí)間： 2013-12-03

  上傳用戶：xaijhqx

• 包含了四位計(jì)數(shù)器等基本數(shù)字模塊的的verilog hdl程序代碼,該功能實(shí)現(xiàn),可以直接利用DC進(jìn)行綜合,得到硬件電路,亦能夠轉(zhuǎn)換成Vhdl語(yǔ)言進(jìn)行綜合免費(fèi)下載

  資源簡(jiǎn)介：包含了四位計(jì)數(shù)器等基本數(shù)字模塊的的verilog hdl程序代碼,該功能實(shí)現(xiàn),可以直接利用DC進(jìn)行綜合,得到硬件電路,亦能夠轉(zhuǎn)換成Vhdl語(yǔ)言進(jìn)行綜合

  標(biāo)簽： verilog Vhdl hdl 計(jì)數(shù)器

  上傳時(shí)間： 2013-12-19

  上傳用戶：hopy

• 硬件uart源程序verilog hdl免費(fèi)下載

  資源簡(jiǎn)介：硬件uart源程序verilog hdl，即相關(guān)文檔

  標(biāo)簽： verilog uart hdl 硬件

  上傳時(shí)間： 2015-04-25

  上傳用戶：pompey

• verilog hdl 程序 雙路脈沖發(fā)生器的代碼 包含了鍵盤控制免費(fèi)下載

  資源簡(jiǎn)介：verilog hdl 程序 雙路脈沖發(fā)生器的代碼 包含了鍵盤控制，LED顯示，脈沖發(fā)生，脈沖頻率測(cè)量模塊 是我自己寫得，希望能對(duì)你有幫助，有問題可以mail：shaojunwu1@163.com

  標(biāo)簽： verilog hdl 程序 代碼

  上傳時(shí)間： 2015-04-26

  上傳用戶：wpt

• uart verilog hdl 實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：uart verilog hdl 實(shí)現(xiàn)

  標(biāo)簽： verilog uart hdl

  上傳時(shí)間： 2014-01-11

  上傳用戶：PresidentHuang

• 鍵盤鼠標(biāo)的原代碼,用FPGA實(shí)現(xiàn),使用verilog hdl編寫,已經(jīng)使用FPGA驗(yàn)正過了,完全可以用免費(fèi)下載

  資源簡(jiǎn)介：鍵盤鼠標(biāo)的原代碼,用FPGA實(shí)現(xiàn),使用verilog hdl編寫,已經(jīng)使用FPGA驗(yàn)正過了,完全可以用

  標(biāo)簽： FPGA verilog hdl 鍵盤

  上傳時(shí)間： 2013-12-12

  上傳用戶：athjac

• FPGA/CPLD應(yīng)用,uart的verilog hdl原碼免費(fèi)下載

  資源簡(jiǎn)介：FPGA/CPLD應(yīng)用,uart的verilog hdl原碼

  標(biāo)簽： verilog FPGA CPLD uart

  上傳時(shí)間： 2013-12-28

  上傳用戶：lizhizheng88

• This verilog hdl description implements a uart.免費(fèi)下載

  資源簡(jiǎn)介：This verilog hdl description implements a uart.

  標(biāo)簽： description implements verilog This

  上傳時(shí)間： 2013-12-17

  上傳用戶：wff

• 基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、verilog hdl、MAX7219數(shù)碼管顯示芯片、4X4矩陣鍵盤、TDA2822功放芯片及揚(yáng)聲器等實(shí)現(xiàn)了《電子線路設(shè)計(jì)&免費(fèi)下載

  資源簡(jiǎn)介：基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、verilog hdl、MAX7219數(shù)碼管顯示芯片、4X4矩陣鍵盤、TDA2822功放芯片及揚(yáng)聲器等實(shí)現(xiàn)了《電子線路設(shè)計(jì)&#8226 測(cè)試&#8226 實(shí)驗(yàn)》課程中多功能數(shù)字鐘實(shí)驗(yàn)所要求的所有功能和其它一些擴(kuò)展功能。包括：基本功能——...

  標(biāo)簽： Cyclone verilog Altera 144C

  上傳時(shí)間： 2015-09-27

  上傳用戶：1051290259

• ATADRVR是DOS下的磁盤驅(qū)動(dòng)程序,采用PIO傳輸 ,pci DMA傳輸,ATA包,等非常全面代碼示例... 內(nèi)部有C與Asm描述. 編譯環(huán)境:Borland C/C++ 4.52 與 Bo免費(fèi)下載

  資源簡(jiǎn)介：ATADRVR是DOS下的磁盤驅(qū)動(dòng)程序,采用PIO傳輸 ,pci DMA傳輸,ATA包,等非常全面代碼示例... 內(nèi)部有C與Asm描述. 編譯環(huán)境:Borland C/C++ 4.52 與 Borland TASM 4.1

  標(biāo)簽： ATADRVR Borland 4.52 ATA

  上傳時(shí)間： 2015-10-16

  上傳用戶：txfyddz

• 該工程是基于verilog hdl 語(yǔ)言編寫的幀傳輸協(xié)議hdlC幀的發(fā)送端代碼免費(fèi)下載

  資源簡(jiǎn)介：該工程是基于verilog hdl 語(yǔ)言編寫的幀傳輸協(xié)議hdlC幀的發(fā)送端代碼，會(huì)用QUATUSII的人都應(yīng)該知道如何使用，希望能給你帶來幫助

  標(biāo)簽： verilog hdlC hdl 幀

  上傳時(shí)間： 2014-11-22

  上傳用戶：3到15

• 本書從實(shí)際的角度介紹了硬件描述語(yǔ)言verilog-hdl。通過動(dòng)手實(shí)踐體驗(yàn)其語(yǔ)法結(jié)構(gòu)、功能等內(nèi)涵免費(fèi)下載

  資源簡(jiǎn)介：本書從實(shí)際的角度介紹了硬件描述語(yǔ)言verilog-hdl。通過動(dòng)手實(shí)踐體驗(yàn)其語(yǔ)法結(jié)構(gòu)、功能等內(nèi)涵

  標(biāo)簽： verilog-hdl 角度 硬件描述語(yǔ)言 實(shí)踐

  上傳時(shí)間： 2014-08-04

  上傳用戶：xuanjie

• 該代碼中有不少關(guān)于學(xué)習(xí)verilog hdl的例子,對(duì)初學(xué)者有幫助免費(fèi)下載

  資源簡(jiǎn)介：該代碼中有不少關(guān)于學(xué)習(xí)verilog hdl的例子,對(duì)初學(xué)者有幫助

  標(biāo)簽： verilog hdl 代碼 初學(xué)者

  上傳時(shí)間： 2013-12-19

  上傳用戶：asdkin

• 占用資源少的verilog hdl uart接口；采用固定波特率115200免費(fèi)下載

  資源簡(jiǎn)介：占用資源少的verilog hdl uart接口；采用固定波特率115200，可以修改程序中的分頻來修改波特率，模式為1個(gè)啟始位，8位數(shù)據(jù)位，1個(gè)停止位；帶1字節(jié)緩存；當(dāng)緩存空時(shí)輸出空信號(hào)

  標(biāo)簽： verilog 115200 uart hdl

  上傳時(shí)間： 2013-12-28

  上傳用戶：kikye

• pci接口的verilog原代碼,定義了pci接口所需要的全部引腳免費(fèi)下載

  資源簡(jiǎn)介：pci接口的verilog原代碼,定義了pci接口所需要的全部引腳

  標(biāo)簽： pci verilog 接口 代碼

  上傳時(shí)間： 2016-02-11

  上傳用戶：jeffery