成人va在线观看,中文视频一区,欧美伊人久久大香线蕉综合69

ADC-<b>dac</b>

1.有三根桿子A,B,C。A桿上有若干碟子 2.每次移動(dòng)一塊碟子,小的只能疊在大的上面 3.把所有碟子從A桿全部移到C桿上經(jīng)過(guò)研究發(fā)現(xiàn)

1.有三根桿子A,B,C。A桿上有若干碟子 2.每次移動(dòng)一塊碟子,小的只能疊在大的上面 3.把所有碟子從A桿全部移到C桿上經(jīng)過(guò)研究發(fā)現(xiàn)，漢諾塔的破解很簡(jiǎn)單，就是按照移動(dòng)規(guī)則向一個(gè)方向移動(dòng)金片：如3階漢諾塔的移動(dòng)：A→C,A→B,C→B,A→C,B→A,B→C,A→C 此外，漢諾塔問(wèn)題也是程序設(shè)計(jì)中的經(jīng)典遞歸問(wèn)題

標(biāo)簽： 移動(dòng) 發(fā)現(xiàn)

上傳時(shí)間： 2016-07-25

上傳用戶：gxrui1991
1. 下列說(shuō)法正確的是（） A. Java語(yǔ)言不區(qū)分大小寫 B. Java程序以類為基本單位 C. JVM為Java虛擬機(jī)JVM的英文縮寫 D. 運(yùn)行Java程序需要先安裝JDK

1. 下列說(shuō)法正確的是（） A. Java語(yǔ)言不區(qū)分大小寫 B. Java程序以類為基本單位 C. JVM為Java虛擬機(jī)JVM的英文縮寫 D. 運(yùn)行Java程序需要先安裝JDK 2. 下列說(shuō)法中錯(cuò)誤的是 ( ) A. Java語(yǔ)言是編譯執(zhí)行的 B. Java中使用了多進(jìn)程技術(shù) C. Java的單行注視以//開(kāi)頭 D. Java語(yǔ)言具有很高的安全性 3. 下面不屬于Java語(yǔ)言特點(diǎn)的一項(xiàng)是( ) A. 安全性 B. 分布式 C. 移植性 D. 編譯執(zhí)行 4. 下列語(yǔ)句中，正確的項(xiàng)是 ( ) A . int $e,a,b=10 B. char c,d=’a’ C. float e=0.0d D. double c=0.0f

標(biāo)簽： Java A. B. C.

上傳時(shí)間： 2017-01-04

上傳用戶：netwolf
MT-018 有意為之的非線性DAC

通常，我們都是在強(qiáng)調(diào)數(shù)據(jù)轉(zhuǎn)換器中保持良好微分和積分線性度的重要性。不過(guò)，在一些情況下，有意為之的非線性ADC和DAC(但保持良好的微分線性度)會(huì)非常有用，尤其是在處理具有寬動(dòng)態(tài)范圍的信號(hào)時(shí)。

標(biāo)簽： 018 DAC MT 非線性

上傳時(shí)間： 2014-12-23

上傳用戶：gaome
微電腦型數(shù)學(xué)演算式雙輸出隔離傳送器

特點(diǎn)(FEATURES) 精確度0.1%滿刻度 (Accuracy 0.1%F.S.) 可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 類比輸出功能(16 bit DAC isolating analog output function) 輸入/輸出1/輸出2絕緣耐壓2仟伏特/1分鐘(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 寬范圍交直流兩用電源設(shè)計(jì)(Wide input range for auxiliary power) 尺寸小,穩(wěn)定性高(Dimension small and High stability)

標(biāo)簽： 微電腦數(shù)學(xué)演算輸出隔離傳送器

上傳時(shí)間： 2013-11-24

上傳用戶：541657925
LPC213X-LPC214X的內(nèi)置設(shè)備的所有例程（ADC

LPC213X-LPC214X的內(nèi)置設(shè)備的所有例程（ADC，DAC，SPI，I2C，RTC等等)

標(biāo)簽： X-LPC LPC 213 214

上傳時(shí)間： 2014-01-17

上傳用戶：aix008
--模擬集成電路設(shè)計(jì)精粹-570頁(yè)-155.1M.pdf

本書是模擬集成電路設(shè)計(jì)領(lǐng)域的一本新書，提供了模擬集成電路分析和設(shè)計(jì)的新觀點(diǎn)。作者首先對(duì)MOST和BJT兩種器件模型進(jìn)行了分析和比較，然后以此為兩條線索，分別介紹了相應(yīng)的基本單元電路和各類放大器的詳細(xì)分析，隨后的章節(jié)分別研究噪聲、失真、濾波器、ADC／DAC和振蕩器電路，每一章都結(jié)合MOST和BJT兩種類型電路進(jìn)行分析比較。本書一方面?zhèn)戎赜诨A(chǔ)知識(shí)，對(duì)模擬和混合信號(hào)集成電路中的許多重要概念以直觀形象的語(yǔ)言進(jìn)行了描述．另一方面又側(cè)重介紹與現(xiàn)代集成電路工藝相關(guān)的最新電路的研究方向和熱點(diǎn)。本書絕大部分的設(shè)計(jì)實(shí)例均來(lái)源于、JSSC和ISSCC論文。

標(biāo)簽： 155.1 570 模擬集成

上傳時(shí)間： 2013-08-05

上傳用戶：dapangxie
基于DSP的軟件無(wú)線電的數(shù)字調(diào)制技術(shù)研究與實(shí)現(xiàn).rar

近幾十年來(lái)，移動(dòng)通信進(jìn)入了飛速發(fā)展時(shí)期，它與人們的日常生活息息相關(guān)，已經(jīng)成為了人們生活中的必需品，目前移動(dòng)通信正處在由第二代向第三代過(guò)渡的階段。調(diào)制技術(shù)是移動(dòng)通信中的一項(xiàng)關(guān)鍵技術(shù)，根據(jù)不同的無(wú)線信道的特點(diǎn)選擇合適的、高效的調(diào)制方式對(duì)移動(dòng)通信系統(tǒng)的性能非常重要。軟件無(wú)線電技術(shù)的出現(xiàn)對(duì)于移動(dòng)通信的發(fā)展起到了很大的推動(dòng)作用，構(gòu)建一個(gè)通用的、標(biāo)準(zhǔn)的、模塊化的硬件平臺(tái)，把以前用硬件實(shí)現(xiàn)的無(wú)線電功能用軟件來(lái)實(shí)現(xiàn)，大大地提高了通信系統(tǒng)的靈活性。用軟件無(wú)線電技術(shù)實(shí)現(xiàn)的數(shù)字調(diào)制靈活性好，可以通過(guò)空中下載實(shí)現(xiàn)不同的調(diào)制方式，從而適應(yīng)不同的通信體制。在閱讀了大量數(shù)字調(diào)制和軟件無(wú)線電的國(guó)內(nèi)外文獻(xiàn)的基礎(chǔ)上，本文深入研究了各種數(shù)字調(diào)制方式的原理以及優(yōu)缺點(diǎn)，設(shè)計(jì)了一個(gè)軟件無(wú)線電平臺(tái)以實(shí)現(xiàn)相應(yīng)的數(shù)字調(diào)制。該平臺(tái)以TI公司的DSP芯片TMS320VC5416為核心部分進(jìn)行信號(hào)的處理用于實(shí)現(xiàn)數(shù)字調(diào)制算法，在外圍電路上擴(kuò)展了ADC、DAC芯片分別構(gòu)成前向數(shù)據(jù)采集模塊和后向調(diào)制信號(hào)處理模塊，同時(shí)用CPLD來(lái)構(gòu)成邏輯控制模塊，主要實(shí)現(xiàn)地址分配、提供接口控制信號(hào)、輸入信息檢索功能、譯碼功能和分頻功能。在軟件設(shè)計(jì)方面，本設(shè)計(jì)分為整體邏輯控制和數(shù)字調(diào)制算法實(shí)現(xiàn)兩部分。在整體邏輯控制部分主要是針對(duì)CPID模塊進(jìn)行整體邏輯控制的設(shè)計(jì)，在數(shù)字調(diào)制算法部分主要是在DSP模塊實(shí)現(xiàn)ASK、FSK、QPSK等數(shù)字調(diào)制算法的設(shè)計(jì)。本軟件無(wú)線電平臺(tái)具有處理速度快、實(shí)時(shí)操作性強(qiáng)、存儲(chǔ)大量數(shù)據(jù)等優(yōu)點(diǎn)。關(guān)鍵字：軟件無(wú)線電；數(shù)字調(diào)制；DSP；CPLD

標(biāo)簽： DSP 軟件無(wú)線電數(shù)字調(diào)制

上傳時(shí)間： 2013-04-24

上傳用戶：zukfu
軟件無(wú)線電中數(shù)字下變頻技術(shù)研究及FPGA實(shí)現(xiàn).rar

軟件無(wú)線電(SDR，Software Defined Radio)由于具備傳統(tǒng)無(wú)線電技術(shù)無(wú)可比擬的優(yōu)越性，已成為業(yè)界公認(rèn)的現(xiàn)代無(wú)線電通信技術(shù)的發(fā)展方向。理想的軟件無(wú)線電系統(tǒng)強(qiáng)調(diào)體系結(jié)構(gòu)的開(kāi)放性和可編程性，減少靈活性著的硬件電路，把數(shù)字化處理(ADC和DAC)盡可能靠近天線，通過(guò)軟件的更新改變硬件的配置、結(jié)構(gòu)和功能。目前，直接對(duì)射頻(RF)進(jìn)行采樣的技術(shù)尚未實(shí)現(xiàn)普及的產(chǎn)品化，而用數(shù)字變頻器在中頻進(jìn)行數(shù)字化是普遍采用的方法，其主要思想是，數(shù)字混頻器用離散化的單頻本振信號(hào)與輸入采樣信號(hào)在乘法器中相乘，再經(jīng)插值或抽取濾波，其結(jié)果是，輸入信號(hào)頻譜搬移到所需頻帶，數(shù)據(jù)速率也相應(yīng)改變，以供后續(xù)模塊做進(jìn)一步處理。數(shù)字變頻器在發(fā)射設(shè)備和接收設(shè)備中分別稱為數(shù)字上變頻器(DUC，Digital Upper Converter)和數(shù)字下變頻器(DDC，Digital Down Converter)，它們是軟件無(wú)線電通信設(shè)備的關(guān)鍵部什。大規(guī)?？删幊踢壿嬈骷膽?yīng)用為現(xiàn)代通信系統(tǒng)的設(shè)計(jì)帶來(lái)極大的靈活性?；贔PGA的數(shù)字變頻器設(shè)計(jì)是深受廣大設(shè)計(jì)人員歡迎的設(shè)計(jì)手段。本文的重點(diǎn)研究是數(shù)字下變頻器(DDC)，然而將它與數(shù)字上變頻器(DUC)完全割裂后進(jìn)行研究顯然是不妥的，因此，本文對(duì)數(shù)字上變頻器也作適當(dāng)介紹。第一章簡(jiǎn)要闡述了軟件無(wú)線電及數(shù)字下變頻的基本概念，介紹了研究背景及所完成的主要研究工作。第二章介紹了數(shù)控振蕩器(NCO)，介紹了兩種實(shí)現(xiàn)方法，即基于查找表和基于CORDIC算法的實(shí)現(xiàn)。對(duì)CORDIc算法作了重點(diǎn)介紹，給出了傳統(tǒng)算法和改進(jìn)算法，并對(duì)基于傳統(tǒng)CORDIC算法的NCO的FPGA實(shí)現(xiàn)進(jìn)行了EDA仿真。第三章介紹了變速率采樣技術(shù)，重點(diǎn)介紹了軟件無(wú)線電中廣泛采用的級(jí)聯(lián)積分梳狀濾波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)補(bǔ)償法，對(duì)前者進(jìn)行了基于Matlab的理論仿真和FPGA實(shí)現(xiàn)的EDA仿真，后者只進(jìn)行了基于Matlab的理論仿真。第四章介紹了分布式算法和軟件無(wú)線電中廣泛采用的半帶(half-band，HB)濾波器，對(duì)基于分布式算法的半帶濾波器的FPGA實(shí)現(xiàn)進(jìn)行了EDA仿真，最后簡(jiǎn)要介紹了FIR的多相結(jié)構(gòu)。第五章對(duì)數(shù)字下變頻器系統(tǒng)進(jìn)行了噪聲綜合分析，給出了一個(gè)噪聲模型。第六章介紹了數(shù)字下變頻器在短波電臺(tái)中頻數(shù)字化應(yīng)用中的一個(gè)實(shí)例，給出了測(cè)試結(jié)果，重點(diǎn)介紹了下變頻器的：FPGA實(shí)現(xiàn)，其對(duì)應(yīng)的VHDL程序收錄在本文最后的附錄中，希望對(duì)從事該領(lǐng)域設(shè)計(jì)的技術(shù)人員具有一定參考價(jià)值。

標(biāo)簽： FPGA 軟件無(wú)線電數(shù)字下變頻

上傳時(shí)間： 2013-06-30

上傳用戶：huannan88
基于FPGA的模糊控制器的設(shè)計(jì)與實(shí)現(xiàn)

模糊控制是智能控制的重要組成部分，它能對(duì)那些不能建立精確數(shù)學(xué)模型的場(chǎng)合進(jìn)行有效的控制；近年來(lái)，F(xiàn)PGA及EDA技術(shù)發(fā)展迅速。本論文就是要結(jié)合這兩種先進(jìn)技術(shù)，在一塊FPGA芯片上實(shí)現(xiàn)一個(gè)雙輸入單輸出的模糊控制器，并嘗試將ADC和DAC集成在該芯片中，以簡(jiǎn)化系統(tǒng)設(shè)計(jì)。首先闡述了模糊控制的理論基礎(chǔ)，重點(diǎn)介紹了雙輸入單輸出的模糊控制算法；然后在簡(jiǎn)單介紹FPGA結(jié)構(gòu)和VHDL語(yǔ)言的基礎(chǔ)上，采用自項(xiàng)向下的設(shè)計(jì)方法，應(yīng)用主流EDA工具進(jìn)行模糊控制各模塊的設(shè)計(jì)，并對(duì)每個(gè)模塊進(jìn)行仿真；最后將各模塊組成一完整的模糊控制器，在EDA工具上進(jìn)行仿真驗(yàn)證和編程下載，并用一個(gè)溫度控制實(shí)驗(yàn)驗(yàn)證了控制器的功能，證明該控制器滿足一般控制應(yīng)用的要求。本論文是以VHDL和FPGA為代表的現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)技術(shù)在智能控制領(lǐng)域應(yīng)用的一個(gè)嘗試，拓寬了模糊控制器的實(shí)現(xiàn)形式，相比于傳統(tǒng)的以單片機(jī)為載體的模糊控制器，在系統(tǒng)的簡(jiǎn)單性、實(shí)時(shí)性和經(jīng)濟(jì)性方面都有顯著的增強(qiáng)，是一種值得采用的方法。由于在算法的處理上采取了一定的簡(jiǎn)化，所以損失了一定的精度。今后可以在算法上進(jìn)行完善，設(shè)計(jì)出高精度的模糊控制器。

標(biāo)簽： FPGA 模糊控制器

上傳時(shí)間： 2013-06-07

上傳用戶：haoxiyizhong
基于ARM的數(shù)據(jù)采集卡研制

根據(jù)機(jī)械電子工程類專業(yè)測(cè)控實(shí)驗(yàn)教學(xué)平臺(tái)數(shù)據(jù)采集的需要，在綜合考慮成本和性能基礎(chǔ)上，提出以為主處理芯片的數(shù)據(jù)采集卡設(shè)計(jì)方案。該方案的主要特點(diǎn)是，使用基于ARM7TDMI內(nèi)核的，工作主頻最高可達(dá)44MHz；內(nèi)置高性能的ADC和DAC模塊，采樣速度最高可達(dá)1MSPS，采樣精度為12位；模擬信號(hào)輸入通道最多可達(dá)16路，模擬信號(hào)輸出通道最高可達(dá)4路；具有豐富的外設(shè)資源可以使用，GPIO口數(shù)目最高可達(dá)40個(gè)。在設(shè)計(jì)中采用了模塊化思想，將系統(tǒng)分為四個(gè)功能模塊：主模塊的功能是控制ADC進(jìn)行信號(hào)采集和DAC進(jìn)行模擬信號(hào)輸出；模擬信號(hào)模塊的作用是對(duì)傳感器輸入信號(hào)和DAC輸出波形進(jìn)行簡(jiǎn)單的調(diào)理；數(shù)字信號(hào)模塊引出32路數(shù)字I/O口，可用于需要采集數(shù)字量的場(chǎng)合；JTAG模塊可進(jìn)行程序的調(diào)試和下載，對(duì)于數(shù)據(jù)采集卡的二次開(kāi)發(fā)有很大的作用。在本數(shù)據(jù)采集卡上，嘗試進(jìn)行了μC/OSⅡ操作系統(tǒng)的移植，成功實(shí)現(xiàn)了四個(gè)任務(wù)的管理。在實(shí)際應(yīng)用中，工作數(shù)小時(shí)仍可保持正常的運(yùn)行。為檢驗(yàn)數(shù)據(jù)采集卡的串口通訊能力，利用LabVIEW程序讀取下位機(jī)串口發(fā)送的已采集到的數(shù)據(jù)，進(jìn)行波形圖繪制。為檢驗(yàn)本數(shù)據(jù)采集卡的ADC和DAC精度，設(shè)計(jì)實(shí)驗(yàn)利用DAC輸出波形，并利用ADC將采集到的波形通過(guò)LabVIEW顯示，測(cè)量結(jié)果顯示兩者電壓值誤差均在可允許的3LSB（Least Significant Bit）范圍內(nèi)，表明本數(shù)據(jù)采集卡已基本實(shí)現(xiàn)預(yù)期設(shè)計(jì)指標(biāo)。

標(biāo)簽： ARM 數(shù)據(jù)采集卡

上傳時(shí)間： 2013-04-24

上傳用戶：bruce