Springer模擬電路設(shè)計叢書，《清華版雙語教學(xué)用書·模擬集成電路設(shè)計精粹》作者首先對MOST和BJT兩種器件模型進行了分析和比較，然后以此為兩條線索，分別介紹了相應(yīng)的基本單元電路和各類放大器的詳細分析，隨后的章節(jié)分別研究噪聲、失真、濾波器、ADC／DAC和振蕩器電路，每一章都結(jié)合MOST和BJT兩種類型電路進行分析比較。《清華版雙語教學(xué)用書·模擬集成電路設(shè)計精粹》一方面?zhèn)戎赜诨A(chǔ)知識，對模擬和混合信號集成電路中的許多重要概念以直觀形象的語言進行了描述。另一方面又側(cè)重介紹與現(xiàn)代集成電路工藝相關(guān)的最新電路的研究方向和熱點。Next-Generation ADCs, High-Performance Power Management, and Technology Considerations for ADVANCED Integrated Circuits
上傳時間： 2022-04-19
上傳用戶：
《數(shù)據(jù)結(jié)構(gòu)與算法分析C++描述》 (第3版)是數(shù)據(jù)結(jié)構(gòu)和算法分析的經(jīng)典教材，書中使用主流的程序設(shè)計語言C++作為具體的實現(xiàn)語言。書的內(nèi)容包括表、棧、隊列、樹、散列表、優(yōu)先隊列、排序、不相交集算法、圖論算法、算法分析、算法設(shè)計、攤還分析、查找樹算法、k-d樹和配對堆等。編輯推薦《數(shù)據(jù)結(jié)構(gòu)與算法分析C++描述》(第3版)適合作為計算機相關(guān)專業(yè)本科生的數(shù)據(jù)結(jié)構(gòu)課程和研究生算法分析課程的教材。本科生的數(shù)據(jù)結(jié)構(gòu)課程可以使用本書第1章～第9章，多學(xué)時課程還可以講解第10章；研究生算法分析課程可以使用第6章～第12章。作者簡介作者：(美國)維斯 (Mark Allen Weiss) 譯者：張懷勇 等Mark Allen Weiss，1987年在普林斯頓大學(xué)獲得計算機科學(xué)博士學(xué)位，師從著名算法大師Robert Sedgewick，現(xiàn)任美國佛羅里達國際大學(xué)計算與信息科學(xué)學(xué)院教授。他曾經(jīng)擔(dān)任全美AP（ADVANCED Placement）考試計算機學(xué)科委員會的主席（2000-2004）。他的主要研究方向是數(shù)據(jù)結(jié)構(gòu)，算法和教育學(xué)。
標簽： 數(shù)據(jù)結(jié)構(gòu) C++
上傳時間： 2022-05-12
上傳用戶：
12.5mDEM數(shù)據(jù)，是ALOS（ADVANCED Land Observing Satellite，2006年發(fā)射）衛(wèi)星相控陣型L波段合成孔徑雷達（PALSAR）采集。該傳感器具有高分辨率、掃描式合成孔徑雷達、極化三種觀測模式。該數(shù)據(jù)水平及垂直精度可達12.5米。該文件為江蘇省分市12.5m DEM數(shù)據(jù)
上傳時間： 2022-05-13
上傳用戶：
CH7525 is a low-cost, low-power semiconductor device that translates the DisplayPort signal to HDMI/DVI. This innovative DisplayPort receiver with an integrated HDMI Transmitter is specially designed to target the notebook/ultrabook, tablet device and PC market segments. Through the CH7525’s ADVANCED decoding / encoding algorithm, the input DisplayPort high-speed serialized multimedia data can be seamlessly converted to HDMI/DVI output.
上傳時間： 2022-06-02
上傳用戶：
21世紀是信息快速發(fā)展的時代，隨著計算機網(wǎng)絡(luò)的應(yīng)用越來越廣泛，網(wǎng)絡(luò)安全也逐漸成為人們普遍關(guān)注的課題。可以預(yù)言，今后的社會將進入全面的網(wǎng)絡(luò)時代和信息共享時代，因此，網(wǎng)絡(luò)安全極其重要，只有安全的網(wǎng)絡(luò)才能保證網(wǎng)絡(luò)生活能夠有序進行、網(wǎng)絡(luò)系統(tǒng)不遭破壞、信息不被竊取、網(wǎng)絡(luò)服務(wù)不被非法中斷等。為了保證計算機網(wǎng)絡(luò)的可靠性、可用性、完整性、保密性和真實性等安全性，不僅要保證計算機網(wǎng)絡(luò)設(shè)備安全和計算機網(wǎng)絡(luò)系統(tǒng)安全，還要保護數(shù)據(jù)的安全。對數(shù)據(jù)實施安全的加密算法是保護數(shù)據(jù)安全的有效手段。AES（ADVANCED encryption standard）是美國國家標準和技術(shù)研究所宣布采用的高級加密標準，可以預(yù)測，AES在今后很長的一段時間內(nèi)將會在信息安全中扮演重要的角色，因此對AES算法實現(xiàn)的研究成為國內(nèi)外的熱點，它將會在信息安全領(lǐng)域得到廣泛的應(yīng)用。AES在實現(xiàn)方面具有速度快、可并行處理、對處理器的結(jié)構(gòu)無特殊要求，算法設(shè)計相對簡單，分組長度可以改變，而且具有很好的可擴充性。AES算法的這些特點使得選用FPGA來實現(xiàn)AES算法具有很好的優(yōu)越性，本文就是針對AES算法的FPGA實現(xiàn)進行研究。本文介紹了用FPGA實現(xiàn)AES算法所用的開發(fā)工具、開發(fā)語言和所選用的芯片，還具體介紹了AES算法的硬件實現(xiàn)方式，在此基礎(chǔ)上，著重闡述了AES算法FPGA實現(xiàn)的總體設(shè)計框圖，并對各個部分的設(shè)計分別給與介紹，給出了實現(xiàn)加密解密的時序仿真和設(shè)計結(jié)果。
標簽： AES算法 數(shù)據(jù)加密
上傳時間： 2022-06-18
上傳用戶：shjgzh
隨著個人通信和移動通信技術(shù)在世界范圍內(nèi)的迅猛發(fā)展，人們對移動通信的服務(wù)質(zhì)量要求也越來越高.WCDMA（Wideband Code Division Multiple Access）作為第三代移動通信系統(tǒng)的三大標準之一，因為具有優(yōu)良的通信質(zhì)量和較高的頻譜利用率而被廣泛應(yīng)用.在WCDMA接收機中，射頻前端電路占有重要的地位，其性能優(yōu)劣直按影響著接收機的接收靈敏度以及后繼信號處理部分的性能.因此，進行WCDMA射頻電路的研究和設(shè)計具有重要的現(xiàn)實意義.天線和低噪聲放大器（LNA）是射頻（RF）接收機芯片的重要組成部分。本文在廣泛查閱國內(nèi)、外參考文獻的基礎(chǔ)上，對微帶天線的寬頻帶技術(shù)和LNA的設(shè)計原理進行了深入地研究.綜合多種寬頻帶技術(shù)，本文采用L形探針饋電與雙E形槽貼片相結(jié)合的方法，提出了一款適合于WCDMA基站的寬頻帶微帶天線結(jié)構(gòu)。利用電磁仿真軟件HFSS對該天線的性能進行了研究，研究了天線貼片尺寸對天線性能的影響。在此基礎(chǔ)上，優(yōu)化設(shè)計了適用于WCDMA基站的寬頻帶微帶天線，并對其進行了加工、測試和分析，仿真和測試結(jié)果均表明，該天線-10dB回波損耗帶寬為520MHz，天線在2GHz的增益為7.88dBi，滿足WCDMA基站的要求.另外，本文還根據(jù)WCDMA基站對LNA性能的要求，利用仿真軟件ADS（ADVANCED Design System）設(shè)計了一款高線性的兩級平衡低噪聲放大器，給出了電路原理圖，并制作了版圖，結(jié)果表明，該低噪聲放大器在1.92GH2~1.98GHz頻段增益不低于30dB，噪聲系數(shù)小于1dB，滿足WCDMA的要求，具有一定的實用價值。
上傳時間： 2022-06-20
上傳用戶：
Cadence Allegro是一款專業(yè)的PCB設(shè)計軟件，是世界上最大的電子設(shè)計技術(shù)和配套服務(wù)的 EDA 供貨商之一，在EDA工具中屬于高端的PCB設(shè)計軟件，它的知名度在全球電子設(shè)計行業(yè)領(lǐng)域內(nèi)如雷貫耳，是電子行業(yè)創(chuàng)新的領(lǐng)導(dǎo)者。allegro主要用于PCB設(shè)計布線，為當前高速、高密度、多層的復(fù)雜 PCB 設(shè)計布線提供了最完美解決方案。allegro 功能包括原理圖輸入、生成、模擬數(shù)字/混合電路仿真，fpga設(shè)計，pcb編輯和自動布局布線mcm電路設(shè)計、高速pcb版圖的設(shè)計仿真等等。包括：* Concept HDL原理圖設(shè)計輸入工具，有for NT和for Unix的產(chǎn)品。* Check Plus HDL原理圖設(shè)計規(guī)則檢查工具。(NT & Unix)* SPECTRA Quest Engineer PCB版圖布局規(guī)劃工具(NT & Unix)* Allegro Expert專家級PCB版圖編輯工具 (NT & Unix)* SPECTRA Expert AutoRouter 專家級pcb自動布線工具* SigNoise信噪分析工具* EMControl電磁兼容性檢查工具* Synplify FPGA / CPLD綜合工具* HDL Analyst HDL分析器* ADVANCED Package Designer先進的MCM封裝設(shè)計工具allegro 特點1.系統(tǒng)軟件互聯(lián)服務(wù)平臺可以跨集成電路、封裝和PCB協(xié)同設(shè)計性能卓越互聯(lián)。2.應(yīng)用平臺的協(xié)同設(shè)計方式，技術(shù)工程師能夠 快速提升I/O油壓緩沖器中間和跨集成電路、封裝和PCB的系統(tǒng)軟件互連。3.該方式能防止硬件返修并減少硬件成本費和減少設(shè)計周期時間。4.管束驅(qū)動器的Allegro步驟包含高級作用用以設(shè)計捕獲、信號完整性和物理學(xué)完成。5.因為它還獲得CadenceEncounter與Virtuoso服務(wù)平臺的適用。6.Allegro協(xié)同設(shè)計方式促使高效率的設(shè)計鏈協(xié)作變成實際。
標簽： Allegro
上傳時間： 2022-06-20
上傳用戶：canderile
Cadence Allegro是一款專業(yè)的PCB設(shè)計軟件，是世界上最大的電子設(shè)計技術(shù)和配套服務(wù)的 EDA 供貨商之一，在EDA工具中屬于高端的PCB設(shè)計軟件，它的知名度在全球電子設(shè)計行業(yè)領(lǐng)域內(nèi)如雷貫耳，是電子行業(yè)創(chuàng)新的領(lǐng)導(dǎo)者。allegro主要用于PCB設(shè)計布線，為當前高速、高密度、多層的復(fù)雜 PCB 設(shè)計布線提供了最完美解決方案。allegro 功能包括原理圖輸入、生成、模擬數(shù)字/混合電路仿真，fpga設(shè)計，pcb編輯和自動布局布線mcm電路設(shè)計、高速pcb版圖的設(shè)計仿真等等。包括：* Concept HDL原理圖設(shè)計輸入工具，有for NT和for Unix的產(chǎn)品。* Check Plus HDL原理圖設(shè)計規(guī)則檢查工具。(NT & Unix)* SPECTRA Quest Engineer PCB版圖布局規(guī)劃工具(NT & Unix)* Allegro Expert專家級PCB版圖編輯工具 (NT & Unix)* SPECTRA Expert AutoRouter 專家級pcb自動布線工具* SigNoise信噪分析工具* EMControl電磁兼容性檢查工具* Synplify FPGA / CPLD綜合工具* HDL Analyst HDL分析器* ADVANCED Package Designer先進的MCM封裝設(shè)計工具allegro 特點1.系統(tǒng)軟件互聯(lián)服務(wù)平臺可以跨集成電路、封裝和PCB協(xié)同設(shè)計性能卓越互聯(lián)。2.應(yīng)用平臺的協(xié)同設(shè)計方式，技術(shù)工程師能夠 快速提升I/O油壓緩沖器中間和跨集成電路、封裝和PCB的系統(tǒng)軟件互連。3.該方式能防止硬件返修并減少硬件成本費和減少設(shè)計周期時間。4.管束驅(qū)動器的Allegro步驟包含高級作用用以設(shè)計捕獲、信號完整性和物理學(xué)完成。5.因為它還獲得CadenceEncounter與Virtuoso服務(wù)平臺的適用。6.Allegro協(xié)同設(shè)計方式促使高效率的設(shè)計鏈協(xié)作變成實際。
標簽： Allegro
上傳時間： 2022-06-20
上傳用戶：canderile
Cadence Allegro是一款專業(yè)的PCB設(shè)計軟件，是世界上最大的電子設(shè)計技術(shù)和配套服務(wù)的 EDA 供貨商之一，在EDA工具中屬于高端的PCB設(shè)計軟件，它的知名度在全球電子設(shè)計行業(yè)領(lǐng)域內(nèi)如雷貫耳，是電子行業(yè)創(chuàng)新的領(lǐng)導(dǎo)者。allegro主要用于PCB設(shè)計布線，為當前高速、高密度、多層的復(fù)雜 PCB 設(shè)計布線提供了最完美解決方案。allegro 功能包括原理圖輸入、生成、模擬數(shù)字/混合電路仿真，fpga設(shè)計，pcb編輯和自動布局布線mcm電路設(shè)計、高速pcb版圖的設(shè)計仿真等等。包括：* Concept HDL原理圖設(shè)計輸入工具，有for NT和for Unix的產(chǎn)品。* Check Plus HDL原理圖設(shè)計規(guī)則檢查工具。(NT & Unix)* SPECTRA Quest Engineer PCB版圖布局規(guī)劃工具(NT & Unix)* Allegro Expert專家級PCB版圖編輯工具 (NT & Unix)* SPECTRA Expert AutoRouter 專家級pcb自動布線工具* SigNoise信噪分析工具* EMControl電磁兼容性檢查工具* Synplify FPGA / CPLD綜合工具* HDL Analyst HDL分析器* ADVANCED Package Designer先進的MCM封裝設(shè)計工具allegro 特點1.系統(tǒng)軟件互聯(lián)服務(wù)平臺可以跨集成電路、封裝和PCB協(xié)同設(shè)計性能卓越互聯(lián)。2.應(yīng)用平臺的協(xié)同設(shè)計方式，技術(shù)工程師能夠 快速提升I/O油壓緩沖器中間和跨集成電路、封裝和PCB的系統(tǒng)軟件互連。3.該方式能防止硬件返修并減少硬件成本費和減少設(shè)計周期時間。4.管束驅(qū)動器的Allegro步驟包含高級作用用以設(shè)計捕獲、信號完整性和物理學(xué)完成。5.因為它還獲得CadenceEncounter與Virtuoso服務(wù)平臺的適用。6.Allegro協(xié)同設(shè)計方式促使高效率的設(shè)計鏈協(xié)作變成實際。
標簽： Allegro
上傳時間： 2022-06-20
上傳用戶：canderile
Cadence Allegro是一款專業(yè)的PCB設(shè)計軟件，是世界上最大的電子設(shè)計技術(shù)和配套服務(wù)的 EDA 供貨商之一，在EDA工具中屬于高端的PCB設(shè)計軟件，它的知名度在全球電子設(shè)計行業(yè)領(lǐng)域內(nèi)如雷貫耳，是電子行業(yè)創(chuàng)新的領(lǐng)導(dǎo)者。allegro主要用于PCB設(shè)計布線，為當前高速、高密度、多層的復(fù)雜 PCB 設(shè)計布線提供了最完美解決方案。allegro 功能包括原理圖輸入、生成、模擬數(shù)字/混合電路仿真，fpga設(shè)計，pcb編輯和自動布局布線mcm電路設(shè)計、高速pcb版圖的設(shè)計仿真等等。包括：* Concept HDL原理圖設(shè)計輸入工具，有for NT和for Unix的產(chǎn)品。* Check Plus HDL原理圖設(shè)計規(guī)則檢查工具。(NT & Unix)* SPECTRA Quest Engineer PCB版圖布局規(guī)劃工具(NT & Unix)* Allegro Expert專家級PCB版圖編輯工具 (NT & Unix)* SPECTRA Expert AutoRouter 專家級pcb自動布線工具* SigNoise信噪分析工具* EMControl電磁兼容性檢查工具* Synplify FPGA / CPLD綜合工具* HDL Analyst HDL分析器* ADVANCED Package Designer先進的MCM封裝設(shè)計工具allegro 特點1.系統(tǒng)軟件互聯(lián)服務(wù)平臺可以跨集成電路、封裝和PCB協(xié)同設(shè)計性能卓越互聯(lián)。2.應(yīng)用平臺的協(xié)同設(shè)計方式，技術(shù)工程師能夠 快速提升I/O油壓緩沖器中間和跨集成電路、封裝和PCB的系統(tǒng)軟件互連。3.該方式能防止硬件返修并減少硬件成本費和減少設(shè)計周期時間。4.管束驅(qū)動器的Allegro步驟包含高級作用用以設(shè)計捕獲、信號完整性和物理學(xué)完成。5.因為它還獲得CadenceEncounter與Virtuoso服務(wù)平臺的適用。6.Allegro協(xié)同設(shè)計方式促使高效率的設(shè)計鏈協(xié)作變成實際。
標簽： Allegro
上傳時間： 2022-06-20
上傳用戶：canderile
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
