日韩国产欧美区,91av亚洲,亚洲美女免费视频

ALTERA-FPGA-CPLD

altera fpga verilog 設(shè)計(jì)的基于查找表的DCT程序及zigzag掃描程序

altera fpga verilog 設(shè)計(jì)的基于查找表的DCT程序及zigzag掃描程序，已經(jīng)過matlab 和modelsim 驗(yàn)證，文件中包含TESTBENCH ，直接可用

標(biāo)簽： verilog altera zigzag fpga

上傳時(shí)間： 2016-10-08

上傳用戶：362279997
基于Altera fpga 的軟核 nios2的串口調(diào)試代碼

基于Altera fpga 的軟核 nios2的串口調(diào)試代碼

標(biāo)簽： Altera nios2 fpga 軟核

上傳時(shí)間： 2014-01-03

上傳用戶：hoperingcong
FPGA/CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享。大唐公司的！

FPGA/CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享。大唐公司的！

標(biāo)簽： FPGA CPLD 數(shù)字大唐

上傳時(shí)間： 2016-10-24

上傳用戶：nanshan
i2c ipcore of altera fpga that uses ahdl lauguage.

i2c ipcore of altera fpga that uses ahdl lauguage.

標(biāo)簽： lauguage altera ipcore ahdl

上傳時(shí)間： 2014-01-18

上傳用戶：731140412
FPGA-CPLD在軟件無線電中的工程應(yīng)用,基礎(chǔ)知識

FPGA-CPLD在軟件無線電中的工程應(yīng)用,基礎(chǔ)知識，課件

標(biāo)簽： FPGA-CPLD 軟件無線電工程基礎(chǔ)知識

上傳時(shí)間： 2013-12-27

上傳用戶：luke5347
有助于FPGA/CPLD學(xué)習(xí)

有助于FPGA/CPLD學(xué)習(xí)，提高實(shí)戰(zhàn)水平

標(biāo)簽： FPGA CPLD

上傳時(shí)間： 2014-11-18

上傳用戶：sssl
Altera FPGA APEX II,APEX 20K

Altera FPGA APEX II,APEX 20K

標(biāo)簽： APEX Altera FPGA 20K

上傳時(shí)間： 2014-01-03

上傳用戶：遠(yuǎn)遠(yuǎn)ssad
5款A(yù)LTERA FPGA開發(fā)板原理圖合集。包括EP1C6Q240C6開發(fā)板原理圖、Cyclone II EP2C20 原理圖。希望對大家有用

5款A(yù)LTERA FPGA開發(fā)板原理圖合集。包括EP1C6Q240C6開發(fā)板原理圖、Cyclone II EP2C20 原理圖。希望對大家有用

標(biāo)簽： Cyclone ALTERA 240C FPGA

上傳時(shí)間： 2013-12-18

上傳用戶：qilin
學(xué)習(xí)fpga/cpld的書籍

學(xué)習(xí)fpga/cpld的書籍，介紹quartus 2及dsp builder的使用，

標(biāo)簽： fpga cpld 書籍

上傳時(shí)間： 2014-01-15

上傳用戶：helmos
用VHDL 語言設(shè)計(jì)交通燈控制系統(tǒng), 并在MAX+PLUS II 系統(tǒng)對FPGA/ CPLD 芯片進(jìn)行下載, 由于生成的是集成化的數(shù)字電路, 沒有傳統(tǒng)設(shè)計(jì)中的接線問題, 所以故障率低、可靠性高,

用VHDL 語言設(shè)計(jì)交通燈控制系統(tǒng), 并在MAX+PLUS II 系統(tǒng)對FPGA/ CPLD 芯片進(jìn)行下載, 由于生成的是集成化的數(shù)字電路, 沒有傳統(tǒng)設(shè)計(jì)中的接線問題, 所以故障率低、可靠性高, 而且體積小。體現(xiàn)了EDA 技術(shù)在數(shù)字電路設(shè)計(jì)中的優(yōu)越性。

標(biāo)簽： VHDL FPGA CPLD PLUS

上傳時(shí)間： 2013-12-28

上傳用戶：zhengzg