精品日韩欧美,国产直播在线,亚洲日韩成人

ALTERA-FPGA-CPLD

MAX+plus II FPGA CPLD開發(fā)軟件完美無限制破解版

MAX+plus II FPGA CPLD開發(fā)軟件完美無限制破解版

標(biāo)簽： FPGA CPLD plus MAX

上傳時間： 2014-01-07

上傳用戶：sjyy1001
基于FPGA CPLD設(shè)計與實現(xiàn)UART,一聽名字就知道

基于FPGA CPLD設(shè)計與實現(xiàn)UART,一聽名字就知道，不用再說了吧，

標(biāo)簽： FPGA CPLD UART

上傳時間： 2014-08-09

上傳用戶：czl10052678
Altera FPGA 上利用nios嵌入式處理器實現(xiàn)USB的通信控制

Altera FPGA 上利用nios嵌入式處理器實現(xiàn)USB的通信控制

標(biāo)簽： Altera FPGA nios USB

上傳時間： 2017-08-16

上傳用戶：BOBOniu
This is a code for wireless point-to-point communication using Altera FPGA and TI s CC2500 transceiv

This is a code for wireless point-to-point communication using Altera FPGA and TI s CC2500 transceiver

標(biāo)簽： point-to-point communication transceiv wireless

上傳時間： 2017-09-05

上傳用戶：zhangjinzj
基于FPGA的數(shù)字頻率計的設(shè)計11利用VHDL 硬件描述語言設(shè)計,并在EDA(電子設(shè)計自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實現(xiàn)數(shù)字頻率計的設(shè)計原理及相關(guān)程序

基于FPGA的數(shù)字頻率計的設(shè)計11利用VHDL 硬件描述語言設(shè)計,并在EDA(電子設(shè)計自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實現(xiàn)數(shù)字頻率計的設(shè)計原理及相關(guān)程序

標(biāo)簽： FPGA CPLD VHDL EDA

上傳時間： 2013-11-25

上傳用戶：ruan2570406
基于FPGA/CPLD實現(xiàn)的FFT算法與仿真分析

碩士論文基于FPGA/CPLD實現(xiàn)的FFT算法與仿真分析

標(biāo)簽： FPGA CPLD FFT 算法仿真分析

上傳時間： 2017-02-07

上傳用戶：Mr.HWang
【網(wǎng)盤】Altera FPGA 學(xué)習(xí)資料視頻教程-15GB

【網(wǎng)盤】Altera FPGA 學(xué)習(xí)資料視頻教程-15GB，由于文件較大，已上傳百度網(wǎng)盤，打開連接后保存到自己的百度網(wǎng)盤，然后在網(wǎng)盤客戶端下下載。

標(biāo)簽： altera fpga

上傳時間： 2022-05-02

上傳用戶：
Altera FPGA Cyclone I EP1C6 EP1C12 最小系統(tǒng)開發(fā)板

Altera FPGA Cyclone I EP1C6 EP1C12 最小系統(tǒng)開發(fā)板

標(biāo)簽： altera fpga 最小系統(tǒng)

上傳時間： 2022-06-25

上傳用戶：
FPGA CPLD數(shù)字電路設(shè)計經(jīng)驗分享.

FPGA CPLD數(shù)字電路設(shè)計經(jīng)驗分享

標(biāo)簽： fpga cpld 數(shù)字電路設(shè)計

上傳時間： 2022-07-08

上傳用戶：
ARM,DSP,FPGA,CPLD,SOPC,SOC之間有什么區(qū)別和聯(lián)系

ARM,DSP,FPGA,CPLD,SOPC,SOC之間有什么區(qū)別和聯(lián)系

標(biāo)簽： arm dsp fpga cpld sopc soc

上傳時間： 2022-07-08

上傳用戶：