亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

ALtera-FPGA-CPLD

  • 用CPLD做了個FPGA的FPP下載時序

    用CPLD做了個FPGA的FPP下載時序,驗證過。

    標簽: CPLD FPGA FPP

    上傳時間: 2013-08-31

    上傳用戶:xy@1314

  • 關于用CPLD和FPGA做插補算法的內容,對于想用FPGA做控制的朋友是個好的借鑒!

    關于用CPLD和FPGA做插補算法的內容,對于想用FPGA做控制的朋友是個好的借鑒!

    標簽: FPGA CPLD 插補算法 控制

    上傳時間: 2013-09-02

    上傳用戶:taox

  • 里面介紹了"CPLD

    里面介紹了"CPLD,FPGA軟件編程",里面許多許多例子,還有原代碼,我也是辛苦才收集到的資料,希望能給其他工程師派上用場.

    標簽: CPLD

    上傳時間: 2013-09-03

    上傳用戶:panjialaodi

  • 一種在FPGA上實現的FIR濾波器的資源優化算法

    在數字濾波器中,FIR濾波器是一種結構簡單且總是穩定的濾波器,同時也只有FIR濾波器擁有線性相位的特性。傳統的直接型濾波器運算速度過慢,而改進型的DA結構的濾波器需要過高的芯片面積消耗大量的邏輯資源很難達到運算速度以及邏輯資源節約的整體優化。本文提出了一種基于RAG算法的FIR濾波器,與傳統的基于DA算法的濾波器結構的濾波器相比,RAG算法簡化了FIR濾波器乘法模塊的結構,減少了邏輯資源的消耗和硬件實現面積,提高了計算速度。本文設計的16階FIR濾波器用VerilogHDL進行描述,并綜合到Altera公司的CycloneⅡ系列FPGA中。仿真實驗表明基于RAG算法的FIR濾波器達到了邏輯資源的節約和運算速度的提高的整體優化效果。

    標簽: FPGA FIR 濾波器 優化算法

    上傳時間: 2014-12-28

    上傳用戶:feilinhan

  • CPLD與FPGA基礎

    cpld

    標簽: CPLD FPGA

    上傳時間: 2013-11-19

    上傳用戶:kao21

  • 跟我從零開始學習FPGA

    在ModelSimSE中添加ALTERA仿真庫的詳細步驟,跟我從零開始學習FPGA。

    標簽: FPGA

    上傳時間: 2013-11-03

    上傳用戶:wawjj

  • 基于FPGA的跳頻系統快速同步算法設計與實現

    同步技術是跳頻系統的核心。本文針對FPGA的跳頻系統,設計了一種基于獨立信道法,同步字頭法和精準時鐘相結合的快速同步方法,同時設計了基于雙圖案的改進型獨立信道法,同步算法協議,協議幀格式等。該設計使用VHDL硬件語言實現,采用Altera公司的EP3C16E144C8作為核心芯片,并在此硬件平臺上進行了功能驗證。實際測試表明,該快速同步算法建立時間短、同步穩定可靠。

    標簽: FPGA 跳頻系統 同步算法

    上傳時間: 2013-10-21

    上傳用戶:JIMMYCB001

  • 基于FPGA數字電壓表的設計報告

    基于FPGA數字電壓表的設計   EDA是電子設計自動化(Electronic Design Automation)的縮寫,在20世紀60年代中期從計算機輔助設計(CAD)、計算機輔助制造(CAM)、計算機輔助測試(CAT)和計算機輔助工程(CAE)的概念發展而來的。 EDA技術就是以計算機為工具,設計者在EDA軟件平臺上,用硬件描述語言VHDL完成設計文件,然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優化、布局、布線和仿真,直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。本電壓表的電路設計正是用VHDL語言完成的 。此次設計采用的是Altera公司 的Quartus II 7.0軟件。本次設計的參考電壓為2.5V,精度為0.01V。此電壓表的設計特點為通過軟件編程下載到硬件實現,設計周期短,開發效率高。

    標簽: FPGA 數字電壓表 報告

    上傳時間: 2013-11-24

    上傳用戶:無聊來刷下

  • 基于FPGA的多功能頻率計的設計

    基于Altera公司FPGA芯片EP2C8Q208,嵌入MC8051 IP Core,用C語言對MC8051 IP Core進行編程,以其作為控制核心,實現系統控制。在FPGA芯片中,利用Verilog HDL語言進行編程,設計了以MC8051 IP Core為核心的控制模塊、計數模塊、鎖存模塊和LCD顯示模塊等幾部分,實現了頻率的自動測量,測量范圍為0.1Hz~50MHz,測量誤差0.01%。并實現測頻率、周期、占空比等功能。  

    標簽: FPGA 多功能 頻率計

    上傳時間: 2013-10-14

    上傳用戶:1214209695

  • 采用基于FPGA 的方法縮短高級醫療內窺鏡系統的開發時間

      電子發燒友網核心提示:醫療內窺鏡的市場發展帶來了各種挑戰,例如,要求增強功能,更高的精度,更好的處理性能,以及更小的體積等。本文介紹Altera高級醫療內窺鏡系統解決方案,它使用了1080p視頻設計工作臺、DSP 構建模塊、參考設計,以及 Stratix® V、Cyclone® V 和 Arria® V FPGA 等。通過下文介紹,資深專家向您支招,教你懂得如何通過采用基于FPGA的方法來縮短高級醫療內窺鏡系統的開發時間。   引言   對內窺鏡檢查的需求在不斷增長,同時還需要不斷改進檢查過程,增強醫療設備的功能。全球競爭不斷加劇,導致各種新功能的出現,新市場的變化也非常快,開發周期越來越短,工程團隊必須集中精力提高核心競爭力,加強系統知識。工程師需要靈活的硬件平臺和支持各種平臺的工作臺工具,使他們能夠針對新標準或者標準的變化而對產品進行更新。此外,設計團隊必須更高效的進行開發工作。Altera® 1080p 視頻設計工作臺和28-nm FPGA提供了靈活的系統方法來滿足當前以及不斷發展的功能需求。   不斷增長的全球需求   很多因素導致對內窺鏡檢查的需求越來越強。今后數十年內,世界60歲以上的人口數量將會大幅度增長,對醫療衛生服務的需求也會隨之增長。而且,胃腸道患病人口在不斷增加,需要進行檢查和治療。越來越多的醫生采用內窺鏡檢查方法。很多政府報銷政策鼓勵非置入式治療,這有利于患者更快的恢復,從而降低了治療總成本,患者的體驗會更好。   很多國家增加了在醫療基礎設施上的投入,特別是加大了醫療設備的采購。反過來,這些新市場需求也擴大了對下一代內窺鏡系統的需求。設計團隊體驗到需求的不斷增長,而全球競爭導致他們推遲其產品發布計劃。

    標簽: FPGA 內窺鏡

    上傳時間: 2014-12-28

    上傳用戶:huxiao341000

主站蜘蛛池模板: 长葛市| 平利县| 白城市| 汶川县| 台江县| 历史| 揭阳市| 蛟河市| 自贡市| 成都市| 拜城县| 新龙县| 汝城县| 石嘴山市| 会同县| 襄樊市| 宁河县| 闸北区| 资兴市| 文安县| 犍为县| 江源县| 隆安县| 确山县| 广平县| 左贡县| 邯郸县| 茌平县| 泗阳县| 墨脱县| 浦北县| 达州市| 淮安市| 固安县| 开封县| 铅山县| 柘城县| 诏安县| 新竹县| 睢宁县| 寿宁县|