亚洲精品一区二区精华,电影一区二区三,欧美一区电影

ANSYS <b>WorkbenCH</b>設(shè)計、仿真與優(yōu)化

QuartusII　Subscription Edition　10.10

Quartus Ⅱ”菜單：可以完成新建文件、工程、編譯、仿真、下載等操作

標簽： Subscription QuartusII Edition 10.10

上傳時間： 2013-04-24

上傳用戶：13160677563
Verilog HDL 綜合實用教程

· 內(nèi)容提要本書的鮮明特色在于幫助讀者全面、正確地理解Verilog硬件描述語言的綜合。本書以電路綜合為目標，針對各種語言結(jié)構(gòu)逐一討論了其可綜合性、仿真與綜合時的語義差別以及相關(guān)的各種相關(guān)的各種用法，給出了大量示例，對各種似是而非的用法作了對比，指出了其語義差別和所綜合出的電路在功能上的差異。本書的另一特色在于詳細介紹了設(shè)計模型的優(yōu)化技術(shù)和驗證技術(shù)。本書內(nèi)容全面、深

標簽： nbsp Verilog HDL 實用教程

上傳時間： 2013-07-01

上傳用戶：努力努力再努力
TMS320LF2407在低速小角度低電壓直流無刷電機控制

·摘要 : 基于DSP(數(shù)字信號處理器)的電機控制技術(shù)可以對直流無刷電機進行精確的控制。選用高速DSP作為控制器，實時性好、控制精度高、抗干擾性強。本文從系統(tǒng)整體設(shè)計、硬件設(shè)計、仿真實現(xiàn)和控制算法等方面論述了TMS32OLF2407在低速小角度低電壓直流無刷電機控制中的應(yīng)用技術(shù)。

標簽： 2407 TMS 320 LF

上傳時間： 2013-06-26

上傳用戶：neibuzhuzu
開關(guān)電源基本原理介紹

開關(guān)電源基本原理與設(shè)計介紹，臺達的資料，很好的

標簽： 開關(guān) 電源基本

上傳時間： 2013-04-24

上傳用戶：cursor
單片機密碼鎖c程序

單片機密碼鎖完整資料，程序、仿真、pcb布線、原理圖、說明~~

標簽： 單片機密碼鎖程序

上傳時間： 2013-04-24

上傳用戶：Breathe0125
IAR使用指南

iar for arm 的使用、仿真與調(diào)試使用指南

標簽： IAR 使用指南

上傳時間： 2013-04-24

上傳用戶：liuqy
基于FPGA 的出租車計價器系統(tǒng)設(shè)計

摘要: 本文介紹了基于FPGA 的出租車計價器系統(tǒng)的功能、設(shè)計思想和實現(xiàn), 該設(shè)計采用模塊化自上而下的層次化設(shè)計,頂\r\n層設(shè)計有5 個模塊,各模塊中子模塊采用VHDL 或圖形法設(shè)計。在Max+plusⅡ下實現(xiàn)編譯、仿真等,最后成功下載到FPGA 芯\r\n片中。完成了可預(yù)置自動計費、自動計程、計時、空車顯示等多功能計價器。由于FPGA 具有高密度、可編程及有強大的軟件\r\n支持等特點,所以該設(shè)計具有功能強、靈活和可靠性高等特點,具有一定的實用價值。

標簽： FPGA 出租車計價器系統(tǒng)設(shè)計

上傳時間： 2013-08-09

上傳用戶：Zxcvbnm
_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)

_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)_-_DDU一些硬體設(shè)計教學(xué)文件

標簽： Wiley_Synthesis_of_Arithmetic_Cir FPGA_ASIC_and_Embedded_Systems cuits 2006

上傳時間： 2013-08-20

上傳用戶：lchjng
proteus實例集錦

proteus實例集錦，包括電路圖、仿真程序，各種各樣的電路，LCD、DA、AD、LED、DS1820共有30個以上。有部分是自己的，有的是整理人家的，都保留了原創(chuàng)者的信息，請支持原創(chuàng)者。

標簽： proteus 實例集錦

上傳時間： 2013-09-26

上傳用戶：tou15837271233
EDA工程建模及其管理方法研究2

EDA工程建模及其管理方法研究2 1 隨著微電子技術(shù)與計算機技術(shù)的日益成熟，電子設(shè)計自動化(EDA)技術(shù)在電子產(chǎn)品與集成電路 (IC)芯片特別是單片集成(SoC)芯片的設(shè)計應(yīng)用中顯得越來越重要。EDA技術(shù)采用“自上至下”的設(shè)計思想，允許設(shè)計人員能夠從系統(tǒng)功能級或電路功能級進行產(chǎn)品或芯片的設(shè)計，有利于產(chǎn)品在系統(tǒng)功能上的綜合優(yōu)化，從而提高了電子設(shè)計項目的協(xié)作開發(fā)效率，降低新產(chǎn)品的研發(fā)成本。近十年來，EDA電路設(shè)計技術(shù)和工程管理方面的發(fā)展主要呈現(xiàn)出兩個趨勢： (1) 電路的集成水平已經(jīng)進入了深亞微米的階段，其復(fù)雜程度以每年58％的幅度迅速增加，芯片設(shè)計的抽象層次越來越高，而產(chǎn)品的研發(fā)時限卻不斷縮短。 (2) IC芯片的開發(fā)過程也日趨復(fù)雜。從前期的整體設(shè)計、功能分，到具體的邏輯綜合、仿真測試，直至后期的電路封裝、排版布線，都需要反復(fù)的驗證和修改，單靠個人力量無法完成。IC芯片的開發(fā)已經(jīng)實行多人分組協(xié)作。由此可見，如何提高設(shè)計的抽象層次，在較短時間內(nèi)設(shè)計出較高性能的芯片，如何改進EDA工程管理，保證芯片在多組協(xié)作設(shè)計下的兼容性和穩(wěn)定性，已經(jīng)成為當前EDA工程中最受關(guān)注的問題。

標簽： EDA 工程建模管理方法

上傳時間： 2013-11-10

上傳用戶：yan2267246

ANSYS <b>WorkbenCH</b>設(shè)計、仿真與優(yōu)化

ANSYS <b>WorkbenCH</b>設(shè)計、仿真與優(yōu)化