一区二区精品伦理...,欧美电影免费观看网站,欧美一区2区三区4区公司二百

AVC-H

H.264高清視頻編解碼系統中ARM控制模塊的軟件設計.pdf

隨著數字電視日益深入人心，高清概念越來越為人所熟知。帶有高清視頻功能的產品已經逐步走向人們的工作和生活，高清視頻處理已經從理論研究走向系統實際應用。毫無疑問，無論是從觀眾的視覺還是從產業的角度來看，高清視頻已經成為數字視頻技術發展的必然趨勢。本文研究了整個編解碼系統中ARM控制模塊的軟件設計，最終完成以PC機為終端控制平臺，經ARM控制模塊將命令發送給核心編解碼芯片MB86H51，使其完成相應的操作。、本文主要的工作有如下幾個方面： 1、根據ARM各型號芯片的特點，結合本系統的實際需求，最終選定Atmel公司的AT91SAM9261作為ARM控制板的核心處理芯片，并深入了解該芯片的工作原理和內部結構。 2、根據本系統中所選用的DataFlash型號及外圍電路連接情況等諸多因素，并結合Atmel公司所提供的AT91SAM9261一級BootLoader參考代碼，編寫調試符合本系統啟動運行的一級BootLoader引導程序，也稱為Bootstrap引導程序，最終成功實現引導U-Boot程序。 3、深入分析了U-Boot和Linux的體系結構和編譯過程，結合AT91SAM9261芯片的特點和實際外圍電路的連接情況，修改U-Boot和Linux中主要的編譯參數，并進行重新編譯，最終成功移植到系統板中。 4、在ITU-T提供的H.264標準的參考解碼程序JM8.6的基礎上，詳細研究了H.264視頻編碼標準以及具體的解碼器結構和解碼流程，并結合DirectX技術，開發了一款基于PC機的H.264解碼播放器，用于驗證存儲在PC機上的H.264壓縮碼流的正確性。

標簽： 264 ARM 高清視頻

上傳時間： 2013-04-24

上傳用戶：acon
H-Bridge.rar

protel原理圖 H橋電機驅動器特點：5-7V低電壓供電，帶升壓電路產生12V以上柵極驅動電壓，兩片so-8小體積mos管半橋驅動芯片保證驅動效果本電路已應用到多個直流電機驅動板上，最大驅

標簽： H-Bridge

上傳時間： 2013-06-02

上傳用戶：zhuoying119
H.264

h.264文檔學習，參考資料，比較全，內容新-h.264 document learning

標簽： 264

上傳時間： 2013-08-04

上傳用戶：czl10052678
H.264編碼解碼器源碼(c語言).zip

可以用H.264編碼解碼器源碼(c語言)

標簽： 264 zip 編碼解碼器源碼

上傳時間： 2013-07-08

上傳用戶：wmwai1314
H-JTAG-V0.6.1.zip

The driver of H-JTAG is open and free for ARM debug

標簽： H-JTAG-V zip

上傳時間： 2013-05-18

上傳用戶：ynsnjs
EasyJTAG-H

EasyJTAG-H仿真器支持ARM7系列和ARM9的部分芯片，支持ADS1.2集成開發環境，該文檔纖細介紹了其安裝和應用。-EasyJTAG

標簽： EasyJTAG-H

上傳時間： 2013-05-31

上傳用戶：sunjet
H.264幀內預測算法優化及幾個重要模塊的FPGA實現

H.264作為新一代視頻編碼標準，相比上一代視頻編碼標準MPEG2，在相同畫質下，平均節約64﹪的碼流。該標準僅設定了碼流的語法結構和解碼器結構，實現靈活性極大，其規定了三個檔次，每個檔次支持一組特定的編碼功能，并支持一類特定的應用，因此。H.264的編碼器的設計可以根據需求的不同而不同。 H.264雖然具有優異的壓縮性能，但是其復雜度卻比一般編碼器高的多。本文對H.264進行了編碼復雜度分析，并統計了整個軟件編碼中計算量的分布。H.264中采用了率失真優化算法，提高了幀內預測編碼的效率。在該算法下進行幀內預測時，為了得到一個宏塊的預測模式，需要進行592次率失真代價計算。因此為了降低幀內預測模式選擇的計算復雜度，本文改進了幀內預測模式選擇算法。實踐證明，在PSNR值的損失可以忽略不計的情況下，該算法相比原算法，幀內編碼時間平均節約60﹪以上，對編碼的實時性有較大幫助。為了實現實時編碼，考慮到FPGA的高效運算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實現。首先研究了H.264編碼器硬件實現架構，并對影響編碼速度，且具有硬件實現優越性的幾個重要部分進行了算法研究和FPGA.實現。本文主要研究了H.264編碼器中整數DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數DCT變換等部分。分別對這些模塊進行了綜合和時序仿真，并將驗證后通過的系統模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進行了在線測試，驗證了該系統對輸入的殘差數據實時壓縮編碼的功能。本文對H.264編碼器幀內預測模式選擇算法的改進，算法實現簡單，對軟件編碼的實時性有很大幫助。本文對在單片FPGA上實現H.264編碼器做出了探索性嘗試，這對H.264編碼器芯片的設計有著積極的借鑒性。

標簽： FPGA 264 幀內預測算法優化

上傳時間： 2013-05-25

上傳用戶：refent
基于H.264的網絡視頻監控的FPGA實現研究

隨著科學技術的發展與公共安全保障需求的提高，視頻監控系統在工業生產、日常生活、警備與軍事方面的應用越來越廣泛。采用基于 FPGA 的SOPC技術、H．264壓縮編碼技術和網絡傳輸控制技術實現網絡視頻監控系統，在穩定性、功能、成本與擴展性等方面都有著突出的優勢，具有重要的學術意義與實用意義，本課題所設計的網絡視頻監控系統由以Nios Ⅱ為核心的嵌入式圖像服務器、相關網絡設備與若干PC機客戶端組成。嵌入式圖像服務器實時采集圖像，采用H．264 編碼算法進行壓縮，并持續監聽網絡。PC機客戶端可通過網絡對服務器進行遠程訪問，接收編碼數據，使用H．264解碼算法重建圖像并實時顯示，使監控人員有效地掌握現場情況，在嵌入式圖像服務器設計階段，本文首先進行了芯片選型與開發平臺選擇。然后構建圖像采集子系統，采用雙緩存乒乓交換的方法設計圖像采集用戶自定義模塊。接著設計雙Nios Ⅱ架構的SOPC系統，闡述了雙軟核設計中定制連接、內存芯片共享、數據搬移、通信與互斥的解決方法。同時完成了網絡服務器的設計，采用μC/OS-Ⅱ進行多任務的管理與調度， H．264視頻壓縮編解碼算法設計與實現是本文的重點。文中首先分析H．264．標準，規劃編解碼器結構。接著設計了16×16幀內預測算法，并設計宏塊掃描方式，采用兩次判決策略進行預測模式選擇。然后設計4×4子塊掃描方式，編寫整數變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結合的方案，針對除拖尾系數之外的非零系數值編碼子算法，實現了一種基于表示范圍判別的編碼方法。最后設計了網絡傳輸的碼流組成格式，并針對編碼算法設計相應解碼算法。使用VC++完成算法驗證，并進行測試，觀察不同參數下壓縮率與失真度的變化。算法驗證完成后，本文進行了PC機客戶端設計，使其具有遠程訪問、H．264解碼與實時顯示的功能。同時將H．264 編碼算法程序移植到NiosⅡ中，并將嵌入式圖像服務器與若干客戶端接入網絡進行聯合調試，構建完整的網絡視頻監控系統，實驗結果表明，本系統視頻壓縮率高，監控圖像質量良好，充分證明了系統軟硬件與圖像編解碼算法設計成功。本系統具有成本低、擴展性好及適用范圍廣等優點，發展前景十分廣闊。

標簽： FPGA 264 網絡視頻監控實現研究

上傳時間： 2013-08-03

上傳用戶：88mao
H264AVC的CAVLC編碼算法研究及FPGA實現

H.264/AVC是國際電信聯盟與國際標準化組織/國際電工委員會聯合推出的活動圖像編碼標準，簡稱H.264。作為最新的國際視頻編碼標準，H.264/AVC與MPEG-4、H.263等視頻編碼標準相比，性能有了很大的提高，并已在流媒體、數字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。本論文的研究課題是基于H.264/AVC視頻編碼標準的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自適應可變長編碼)編碼算法研究及FPGA實現。對于變換后的熵編碼，H.264/AVC支持兩種編碼模式：基于上下文的可變長編碼(CAVLC)和基于上下文的自適應算術編碼(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，盡管CAVLC算法也是采用了VLC編碼，但是同以往標準不同，它所有的編碼都是基于上下文進行。這種方法比傳統的查單一表的方法提高了編碼效率，但也增加了設計上的困難。作者在全面學習H.264/AVC協議和深入研究CAVLC編碼算法的基礎上，確定了并行編碼的CAVLC編碼器結構框圖，并總結出了影響CAVLC編碼器實現的瓶頸。針對這些瓶頸，對CAVLC編碼器中的各個功能模塊進行了優化設計，這些優化設計包括多參考塊的表格預測法、快速查找表法、算術消除法等。最后，用Verilog硬件描述語言對所設計的CAVLC編碼器進行了描述，用EDA軟件對其主要功能模塊進行了仿真，并在Cyclone II系列EP2C20F484的FPGA上驗證了它們的功能。結果表明，該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實時通信要求，為整個CAVLC編碼器的實時通信提供了良好的基礎。

標簽： CAVLC H264 FPGA 264

上傳時間： 2013-06-04

上傳用戶：libenshu01
高效的CABAC解碼器設計及FPGA實現

H.264/AVC是ITU與ISO/IEC(International Standard Organization/Intemational Electrotechnical Commission國際標準化組織/國際電工委員會)聯合推出的活動圖像編碼標準。作為最新的國際視頻編碼標準，H.264/AVC與MPEG-4、H.263等視頻編碼標準相比，性能有了很大提高，并已在流媒體、數字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。基于上下文的自適應二進制算術編碼(Conrext-based Adaptive Binary Arithmetic Coding，CABAC)是H.264/AVC的兩個熵編碼方案之一，相對于另一熵編碼方案-CAVLC(基于上下文的自適應可變長編碼)，CABAC具有更高的數據壓縮率：在同等編碼質量下要比CAVLC提高10％～15％的壓縮率。CABAC能實現很高的數據壓縮率，但這是以增加實現的復雜性為代價的。在已有的硬件實現方法上，CABAC的解碼效率并不高。論文在深入研究CABAC解碼算法及其實現流程，并在仔細分析了H.264/AVC碼流結構的基礎上，總結出了影響CABAC解碼效率的各個環節，并以此為出發點，對CABAC解碼所需中的各個功能模塊進行了優化設計，設計出一種新的CABAC解碼器結構，相對于一般的CABAC解碼器，它的解碼效率得到了顯著提高。論文針對影響CABAC解碼過程的"瓶頸"問題一多次訪問存儲部件影響解碼速率，提出了新的存儲組織方式，并根據CABAC的碼流結構特性，采用4個子解碼器級聯的方式來進一步提高解碼速率。最后，用Verilog語言對所設計的CABAC解碼器進行了描述，用EDA軟件對其進行了仿真，并在FPGA上驗證了其功能，結果顯示，該CABAC解碼器結構顯著提高了解碼效率，能夠滿足高檔次實時通訊的要求。

標簽： CABAC FPGA 解碼器

上傳時間： 2013-07-03

上傳用戶：huazi