This lab exercise will introduce you to AccelDSP’s floating- to fixed-point conversion features. AccelDSP will automatically generate a fixed-point representation of a floating-point design. This process is controllable by using quantize directives.
標(biāo)簽： fixed-point conversion introduce AccelDSP
上傳時(shí)間： 2015-09-28
上傳用戶：zxc23456789
This lab exercise will cover the use of AccelDSP’s design exploration capabilities that include mapping variables to memory and unrolling loop and vector operations. You will learn how to create different hardware architectures without modifying the MATLAB source to explore different area/performance tradeoffs.
標(biāo)簽： capabilities exploration AccelDSP exercise
上傳時(shí)間： 2014-12-22
上傳用戶：eclipse
AccelDSP Synthesis Tool Floating-Point to Fixed-Point Conversion of MATLAB Algorithms Targeting FPGAs
標(biāo)簽： Floating-Point Fixed-Point Conversion Algorithms
上傳時(shí)間： 2014-01-14
上傳用戶：wangzhen1990
隨著現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)在工業(yè)中的廣泛應(yīng)用，使得基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn)在雷達(dá)信號(hào)處理中有著重要地位。模型化設(shè)計(jì)是一種自頂向下的面向FPGA的快速原型驗(yàn)證法，它不僅降低了FPGA設(shè)計(jì)門(mén)檻，而且縮短了開(kāi)發(fā)周期，提高了設(shè)計(jì)效率。這使得FPGA模型化設(shè)計(jì)成為了FPGA系統(tǒng)設(shè)計(jì)的發(fā)展趨勢(shì)。本文針對(duì)常見(jiàn)雷達(dá)信號(hào)處理模塊的FPGA模型化實(shí)現(xiàn)，在以下幾個(gè)方面展開(kāi)研究：首先對(duì)基于FPGA的模型化設(shè)計(jì)方法進(jìn)行了研究，給出了模型化設(shè)計(jì)方法的發(fā)展現(xiàn)狀和趨勢(shì)，并對(duì)本文中使用的模型化設(shè)計(jì)方法的軟件工具System Generator和AccelDSP進(jìn)行了介紹。其次使用這兩種軟件工具對(duì)FIR濾波器進(jìn)行了模型化設(shè)計(jì)并同RTL(寄存器傳輸級(jí))設(shè)計(jì)方法進(jìn)行對(duì)比，全面分析了模型化設(shè)計(jì)方法和RTL設(shè)計(jì)方法的優(yōu)缺點(diǎn)。然后在簡(jiǎn)明闡述雷達(dá)信號(hào)處理原理的基礎(chǔ)上，使用System Generator對(duì)數(shù)字下變頻(DDC)、脈沖壓縮、動(dòng)目標(biāo)顯示(MTI)及恒虛警(CFAR)處理等雷達(dá)信號(hào)處理模塊進(jìn)行了自頂向下的模型化設(shè)計(jì)。在Simulink中進(jìn)行了功能仿真驗(yàn)證，生成了HDL代碼，并在Xilinx FPGA中進(jìn)行了RTL的時(shí)序仿真分析。關(guān)鍵詞：雷達(dá)信號(hào)處理 FPGA 模型化設(shè)計(jì) System Generator AccelDSP
標(biāo)簽： FPGA 模型 雷達(dá)信號(hào)
上傳時(shí)間： 2013-07-25
上傳用戶：zhangsan123
This getting started exercise will guide you through the step-by-step process of transforming a MATLAB floating-point model into a hardware module that can be implemented in silicon (FPGA or ASIC). The design is a general purpose FIR filter taken from the AccelDSP Examples directory.
標(biāo)簽： step-by-step transforming exercise getting
上傳時(shí)間： 2014-01-17
上傳用戶：VRMMO
Often it is necessary to add some logical control to a MATLAB algorithm to allow the generated hardware to function correctly in the overall system. This lab exercise will explore how hardware control can be added to a MATLAB algorithm and synthesized using AccelDSP Synthesis.
標(biāo)簽： algorithm generated necessary to
上傳時(shí)間： 2014-01-25
上傳用戶：yimoney
《FPGA數(shù)字信號(hào)處理實(shí)現(xiàn)原理及方法》是2010年清華大學(xué)出版社出版的圖書(shū)，作者是何賓。本書(shū)全面而又系統(tǒng)地介紹了基于FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理的原理及方法。全書(shū)包括12章和11個(gè)實(shí)驗(yàn)，主要內(nèi)容包括數(shù)字信號(hào)處理設(shè)計(jì)導(dǎo)論、FPGA的硬件結(jié)構(gòu)及運(yùn)算功能、信號(hào)及其處理理論概述、CORDIC算法原理及實(shí)現(xiàn)、FIR濾波器和IIR濾波器的設(shè)計(jì)、其他常用數(shù)字濾波器的設(shè)計(jì)、重定時(shí)信號(hào)流圖、數(shù)字通信信號(hào)處理原理及實(shí)現(xiàn)、自適應(yīng)信號(hào)處理理論基礎(chǔ)、基于FPGA的自適應(yīng)信號(hào)處理實(shí)現(xiàn)、信號(hào)同步原理及實(shí)現(xiàn)、基于AccelDSP的數(shù)字信號(hào)處理的實(shí)現(xiàn)和實(shí)驗(yàn)部分。本書(shū)參考了大量最新的設(shè)計(jì)資料，內(nèi)容新穎、理論和應(yīng)用并重，充分反映了基于FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理的最新方法和技術(shù)，可以幫助讀者系統(tǒng)地掌握這些方法和技術(shù)。本書(shū)可作為相關(guān)專(zhuān)業(yè)開(kāi)設(shè)FPGA數(shù)字信號(hào)處理課程的本科生和研究生教學(xué)參考書(shū)，亦可作為從事FPGA數(shù)字信號(hào)處理研究方向的相關(guān)教師、研究生和科技人員的自學(xué)參考書(shū)，也可作為Xilinx公司相關(guān)課程的培訓(xùn)用書(shū)。第1章 數(shù)字信號(hào)處理設(shè)計(jì)導(dǎo)論第2章 FPGA的硬件結(jié)構(gòu)及運(yùn)算功能第3章 信號(hào)及其處理理論概述第4章 CORDIC算法原理及實(shí)現(xiàn)第5章 FIR濾波器和IIR濾波器的設(shè)計(jì)第6章 其他常用數(shù)字濾波器的設(shè)計(jì)第7章 重定時(shí)信號(hào)流圖第8章 數(shù)字通信信號(hào)處理原理及實(shí)現(xiàn)第9章 自適應(yīng)信號(hào)處理理論基礎(chǔ)第10章 基于FPGA的自適應(yīng)信號(hào)處理實(shí)現(xiàn)第11章 信號(hào)同步原理及實(shí)現(xiàn)第12章 基于AccelDSP的數(shù)字信號(hào)處理的實(shí)現(xiàn)參考文獻(xiàn)
標(biāo)簽： fpga 數(shù)字信號(hào)處理
上傳時(shí)間： 2022-06-14
上傳用戶：qdxqdxqdxqdx
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
