采用Verilog HDL設計,在掌宇智能開發板上得到實現 根據搶答器的原理，整個電路可劃分為三部分：采樣電路、門控電路和譯碼電路
標簽： Verilog HDL 開發板 搶答器
上傳時間： 2013-12-21
上傳用戶：zgu489
采用Verilog HDL設計，在Altera EP1S10S780C6開發板上實現 選取6MHz為基準頻率，演奏的是梁祝樂曲
標簽： Verilog HDL
上傳時間： 2015-04-11
上傳用戶：chongcongying
源碼級制作含有中文的PDF文件,不需要ACTIVE OCX,就可以自己創建PDF 文檔.
標簽： ACTIVE OCX 源碼級
上傳時間： 2014-01-11
上傳用戶：xmsmh
初學verilog HDL時 找的好資料 大家共享
標簽： verilog HDL 家
上傳時間： 2015-04-19
上傳用戶：wfeel
學習使用HDL Bencher生成測試積累，并直接調用ModelSim進行仿真的方法.
標簽： Bencher HDL 測試 積累
上傳用戶：qb1993225
Verilog HDL程序，對硬件開發有興趣或需要的朋友趕快down下來
標簽： Verilog HDL 程序
上傳時間： 2014-12-09
上傳用戶：com1com2
Lattice公司的A Verilog HDL Test Bench Primer應用手冊
標簽： Lattice Verilog Primer Bench
上傳時間： 2015-04-25
上傳用戶：宋桃子
硬件uart源程序verilog HDL，即相關文檔
標簽： verilog uart HDL 硬件
上傳用戶：pompey
Verilog HDL 程序 雙路脈沖發生器的代碼 包含了鍵盤控制，LED顯示，脈沖發生，脈沖頻率測量模塊 是我自己寫得，希望能對你有幫助，有問題可以mail：shaojunwu1@163.com
標簽： Verilog HDL 程序 代碼
上傳時間： 2015-04-26
上傳用戶：wpt
用cpld實現曼徹斯特編碼 用verilog HDL進行曼徹斯特編碼，用于通信中
標簽： verilog cpld HDL 曼徹斯特編碼
上傳時間： 2015-05-02
上傳用戶：chenbhdt
蟲蟲下載站版權所有 京ICP備2021023401號-1
<li id="kqyi8"></li>
