基于FPGA的交通燈的設(shè)計 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實現(xiàn)
標(biāo)簽： Verilog FPGA HDL 交通燈
上傳時間： 2016-09-05
上傳用戶：ggwz258
基于FPGA的多功能數(shù)字鐘的設(shè)計與實現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時間設(shè)置，時間顯示，跑表，分頻，日期設(shè)置，日期顯示等
標(biāo)簽： Verilog FPGA HDL 多功能
上傳時間： 2016-09-06
上傳用戶：1583060504
步進(jìn)電機(jī)位置系統(tǒng) 步進(jìn)電機(jī)位置系統(tǒng)block symbol file 步進(jìn)電機(jī)位置系統(tǒng)的Verilog HDL程序設(shè)計 已編譯通過
標(biāo)簽： Verilog symbol block file
上傳時間： 2014-01-03
上傳用戶：維子哥哥
practical_lift_controller 實用電梯控制器 實用電梯控制系統(tǒng)block symbol file 實用電梯控制器的Verilog HDL程設(shè)計
標(biāo)簽： practical_lift_controller Verilog symbol block
上傳用戶：Zxcvbnm
離散余弦變換及反離散余弦變換的HDL代碼及測試文件。包括VHDL及Verilog版本。可用途JPEG及MEPG壓縮算法。
標(biāo)簽： Verilog VHDL JPEG MEPG
上傳時間： 2013-11-25
上傳用戶：ynwbosss
用于FPGA的huffman算法的HDL編碼，包括VHDL及Verilog代碼。可用于JPEG及MPEG壓縮算法。
標(biāo)簽： huffman FPGA HDL 算法
上傳時間： 2016-09-19
上傳用戶：zsjinju
用于FPGA的量化算法的HDL編碼，包括VHDL及Verilog代碼。可用于JPEG及MPEG壓縮算法。
標(biāo)簽： FPGA HDL 量化算法 編碼
上傳時間： 2013-12-25
上傳用戶：liansi
用于FPGA的反量化算法的HDL編碼，包括VHDL及Verilog代碼。可用于JPEG及MPEG壓縮算法。
上傳用戶：kikye
用于FPGA的變長編碼算法的HDL編碼，包括VHDL及Verilog代碼。可用于JPEG及MPEG壓縮算法。
標(biāo)簽： FPGA HDL 編碼算法 編碼
上傳時間： 2013-12-06
上傳用戶：陽光少年2016
用于FPGA的Z變化算法的HDL編碼，包括VHDL及Verilog代碼。可用于JPEG及MPEG壓縮算法。
標(biāo)簽： FPGA HDL 變化 算法
上傳用戶：王楚楚
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
