這個文件中是UltraEdit的一些格式化文件說明 由于原來的 UltraEdit 不支持 HDL 語言的格式化顯示，把文件解壓得到的 wordfile.txt替換其安裝目錄下的 wordfile.txt 文件即可
標簽： UltraEdit HDL 格式化 語言
上傳時間： 2014-08-28
上傳用戶：lijinchuan
需要控件：Active Report 2.0(專業報表控件破解版)\2.0\下的ardespro2.dll和arpro2.dll ARVIEW2.OCX等文件。即可打開源代碼。
標簽： 2.0 dll ardespro Active
上傳時間： 2016-09-21
上傳用戶：zl5712176
適合高速Viterbi譯碼器的hdl的設計與實現
標簽： Viterbi hdl 譯碼器
上傳時間： 2014-01-19
上傳用戶：aeiouetla
用FPGA verilog hdl實現千兆以太網MAC。
標簽： verilog FPGA hdl MAC
上傳時間： 2014-01-12
上傳用戶：yuanyuan123
電除塵行業中監控界面采用ACTIVE 控件的形式，直接和下方被監控的控制單元通信，完成數據顯示，報警和打印，
標簽： ACTIVE 電除塵 控件 監控
上傳時間： 2014-01-22
上傳用戶：zyt
用VERILOG HDL實現的任意 頻率分頻器源代碼，是一個通用的程序
標簽： VERILOG HDL 頻率 分頻器
上傳時間： 2014-01-07
上傳用戶：alan-ee
0到255任意整數半整數分頻Verilog HDL.rar
標簽： Verilog 255 HDL
上傳時間： 2014-12-20
上傳用戶：ztj182002
verlog hdl無刷電機控制程序,已在modelsim仿真
標簽： modelsim verlog hdl 無刷電機
上傳時間： 2013-12-28
上傳用戶：zm7516678
利用Verilog HDL對AD7705進行控制ADC采樣，實驗室師兄的
標簽： Verilog 7705 HDL ADC
上傳時間： 2014-01-27
上傳用戶：Andy123456
用HDL語言編寫，實現自動售貨機基本功能，含設計報告和.V文件。
標簽： HDL 語言 編寫
上傳時間： 2016-10-10
上傳用戶：a3318966
蟲蟲下載站版權所有 京ICP備2021023401號-1
