16個常用HDL編碼打包上傳 包括記數(shù)器，多路選擇器，全加/半加器等，均通過modsim驗證
標(biāo)簽： HDL 編碼 記數(shù)
上傳時間： 2013-12-19
上傳用戶：凌云御清風(fēng)
整合Active Directory和OpenLDAP——使用OpenLDAP的代理服務(wù)讓LDAP操作跨越邊界.rar
標(biāo)簽： OpenLDAP Directory Active LDAP
上傳時間： 2014-01-12
上傳用戶：asddsd
EDA開發(fā)教程,初學(xué)者的寶典!主要講述了verilog HDL編程方法,非常適合初學(xué)Verilog者.
標(biāo)簽： verilog Verilog EDA HDL
上傳用戶：pinksun9
This book used in HDL language, the name is Advanced FPGA Design.
標(biāo)簽： Advanced language Design This
上傳時間： 2014-01-31
上傳用戶：ecooo
Design Testbenches in Verilog HDL language.
標(biāo)簽： Testbenches language Verilog Design
上傳時間： 2017-05-04
上傳用戶：zhaiye
Design FSM using Verilog HDL.
標(biāo)簽： Verilog Design using FSM
上傳用戶：lili123
采用fpga的hdl語言實現(xiàn)dds的信號發(fā)生器的設(shè)計，性能與傳統(tǒng)相比明顯提高。
標(biāo)簽： fpga dds hdl 語言
上傳時間： 2017-05-11
上傳用戶：a6697238
4位數(shù)字頻率計的verilog HDL設(shè)計，精度比較準(zhǔn)的
標(biāo)簽： verilog HDL 數(shù)字頻率計
上傳時間： 2014-01-06
上傳用戶：shus521
四位密碼鎖,用HDL硬件語言實現(xiàn)，簡單實用。
標(biāo)簽： HDL 密碼鎖 硬件 語言
上傳時間： 2017-05-20
上傳用戶：奇奇奔奔
用verilog HDL寫的VGA驅(qū)動，在FPGA上實測可用（實際上是別人的勞動成果，呵呵）。
標(biāo)簽： verilog HDL VGA 驅(qū)動
上傳時間： 2014-01-15
上傳用戶：1966640071
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
