為了提高稀土超磁致伸縮換能器驅(qū)動電源的效率以及實(shí)用性，采用DSP器件TMS320F2812作為主控芯片，結(jié)合混合脈寬調(diào)制方法實(shí)現(xiàn)SPWM波形。采用半橋型逆變電路實(shí)現(xiàn)SPWM的功率放大，并對隔離驅(qū)動電路、反饋電路和濾波匹配電路進(jìn)行合理而有效的設(shè)計(jì)，保證了換能器的輸出效能。同時(shí)使用電流控制頻率的方法實(shí)現(xiàn)諧振頻率的自動跟蹤。實(shí)驗(yàn)證明，該驅(qū)動電路輸出頻率穩(wěn)定，波形失真度低，且能量轉(zhuǎn)換效率較高。
標(biāo)簽： DSP 磁致伸縮 換能器 電源設(shè)計(jì)
上傳時(shí)間： 2013-10-30
上傳用戶：yueguizhilin
針對TI公司最新發(fā)布的TMS320C6678 DSP設(shè)計(jì)出一種實(shí)用有效的電源。采用統(tǒng)一的12 V電源供電，制作出滿足電壓幅值要求與時(shí)序要求的開關(guān)電源。該設(shè)計(jì)主要由各類電源轉(zhuǎn)換電路組成，并通過使用Fusion Digital Power Designer軟件對電源芯片進(jìn)行編程。仿真結(jié)果表明，該電源工作穩(wěn)定，各方面的參數(shù)均符合要求。
上傳時(shí)間： 2013-10-12
上傳用戶：asdstation
為了實(shí)現(xiàn)網(wǎng)側(cè)風(fēng)電變流器的控制目標(biāo)，提出了一種基于DSP的網(wǎng)側(cè)風(fēng)力發(fā)電變流器控制板的設(shè)計(jì)方案，并完成系統(tǒng)的軟硬件設(shè)計(jì)。該控制板的硬件部分主要是基于主控芯片TMS320LF2407A，軟件部分采用C語言進(jìn)行編程，能夠完成模擬信號的采樣、處理、輸出。實(shí)際試驗(yàn)表明，該控制板具有控制準(zhǔn)確，反應(yīng)迅速的特點(diǎn)，達(dá)到設(shè)計(jì)要求。
標(biāo)簽： DSP 風(fēng)電 變流器 控制板
上傳時(shí)間： 2013-11-06
上傳用戶：2218870695
通過上位機(jī)（PC機(jī)）來對電流、轉(zhuǎn)速進(jìn)行數(shù)值設(shè)置，DSP作為下位機(jī)來接受參數(shù)并且實(shí)時(shí)進(jìn)行檢測，根據(jù)模糊PID控制算法對數(shù)據(jù)進(jìn)行調(diào)整和處理，達(dá)到實(shí)時(shí)的處理效果，并且上位機(jī)采用VC++進(jìn)行編程，友好的人機(jī)界面，操作方便簡單。整個控制系統(tǒng)性能高，而且易于控制算法的實(shí)現(xiàn)。
標(biāo)簽： DSP 無刷直流電動機(jī) 控制系統(tǒng)
上傳時(shí)間： 2014-12-24
上傳用戶：yyq123456789
描述了三相電壓源型PWM整流器的工作原理，基于整流器網(wǎng)側(cè)電流矢量推導(dǎo)出同步旋轉(zhuǎn)坐標(biāo)系下系統(tǒng)的數(shù)學(xué)模型，給出了一種電流前饋解耦控制算法。同時(shí)詳細(xì)介紹了基于電流前饋解耦的PWM整流器雙環(huán)控制系統(tǒng)設(shè)計(jì)方法。并且應(yīng)用TMS320LF2407A建立了PWM整流器的DSP數(shù)字化實(shí)驗(yàn)系統(tǒng)。實(shí)驗(yàn)結(jié)果表明，該整流器能獲得單位功率因數(shù)的正弦輸入電流、穩(wěn)定的直流輸出電壓和快速的動態(tài)響應(yīng)。
上傳時(shí)間： 2013-10-11
上傳用戶：asdfasdfd
DSP的使用正呈爆炸式發(fā)展。OFDM、GPS相關(guān)器、FFT、FIR濾波器或H.264之類計(jì)算密集型算法在從移動電話到汽車的各種應(yīng)用中都很常見。設(shè)計(jì)人員實(shí)現(xiàn)DSP有三種選擇：他們可以使用DSP處理器、FPGA或掩膜ASIC。ASIC具有最高的吞吐量、最低的功耗和最低的成本，但其極大的NRE和較長研制周期使其對許多設(shè)計(jì)而言并不適用。定制ASIC的研制周期可達(dá)一年之久，比最終產(chǎn)品的使用壽命都長。FPGA已占居較大的市場份額，因?yàn)槠淠芴峁┍菵SP處理器更好的吞吐量，而且沒有ASIC的極大NRE和較長研制周期。 因此，常常將基于ARM的MCU和FPGA結(jié)合使用來實(shí)現(xiàn)這些設(shè)計(jì)，其中FPGA實(shí)現(xiàn)設(shè)計(jì)的DSP部分。然而，F(xiàn)PGA也有其自身的不足--最突出的是功耗很高(靜態(tài)功耗接近2W)，且性能比ASIC慢。FPGA時(shí)鐘用于邏輯執(zhí)行時(shí)通常限制為50MHz，而ASIC可以400MHz或更高頻率執(zhí)行邏輯。其他缺點(diǎn)還包括在IP載入基于SRAM的FPGA時(shí)安全性還不夠理想，成本也較高。盡管FPGA成本已迅速降低，但價(jià)格通常在10,000片左右就不再下降，因此仍比較昂貴。 新型可定制Atmel處理器（CAP）MCU具有的門密度、單元成本、性能和功耗接近基于單元的ASIC，而NRE較低且開發(fā)時(shí)間較快。與基于ARM的非可定制標(biāo)準(zhǔn)產(chǎn)品MCU一樣，不需要單獨(dú)的ARM許可。 可定制MCU利用新型金屬可編程單元結(jié)構(gòu)（MPCF）ASIC技術(shù)，其門密度介于170K門/mm2與210K門/mm2之間，與基于單元的ASIC相當(dāng)。例如，實(shí)現(xiàn)D觸發(fā)器（DFF）的MPCF單元與標(biāo)準(zhǔn)的單元DFF都使用130nm的工藝，所用面積差不多相同。
上傳時(shí)間： 2013-10-29
上傳用戶：xymbian
目 錄 ADI處理器簡介 ADI嵌入式處理器產(chǎn)品系列2 市場和應(yīng)用. 3 技術(shù)短訓(xùn)班與大學(xué)計(jì)劃 . 4 在線培訓(xùn) 可視化學(xué)習(xí)與開發(fā). 5 開發(fā)工具 CROSSCORE開發(fā)工具 . . 7 VisualDSP++集成開發(fā)環(huán)境 8 擴(kuò)展的開發(fā)工具產(chǎn)品 . 12 CROSSCORE 開發(fā)工具選型表 13 Blackfin和SHARC處理器的軟件模塊 . 14 其它支持 第三方開發(fā)計(jì)劃. . 16 平臺與參考設(shè)計(jì) . 16 EngineerZone 16 基準(zhǔn). . 17 產(chǎn)品介紹和選型表 Blackfin處理器家族 . . 20 Blackfin處理器家族選型表 . . 22 ADSP-BF504/ADSP-BF504F/ADSP-BF506F . 26 ADSP-BF512/ADSP-BF514/ADSP-BF516/ADSP-BF518 . . 28 ADSP-BF522/ADSP-BF523/ADSP-BF524/ADSP-BF525/ ADSP-BF526/ADSP-BF527 . . 30 ADSP-BF542/ADSP-BF544/ADSP-BF547/ADSP-BF548/ ADSP-BF549 32 ADSP-BF538/ADSP-BF538F . 34 ADSP-BF536/ADSP-BF537 . . 35 ADSP-BF534 37 ADSP-BF561 38 ADSP-BF531/ADSP-BF532 . . 39 ADSP-BF533 41 ADSP-BF535 43 SHARC處理器家族 44 SHARC處理器家族選型表 46 ADSP-21483/ADSP-21486/ADSP-21487/ADSP-21488/ ADSP-21489 48 ADSP-21478/ADSP-21479 . . 50 ADSP-21467/ADSP-21469 . . 52 ADSP-21371/ADSP-21375 . . 54 ADSP-21367/ADSP-21368/ADSP-21369 55 ADSP-21366 57 ADSP-21363/ADSP-21364 . . 58 ADSP-21266 59 ADSP-21262 60 ADSP-21261 61 ADSP-21161N . . 62 ADSP-21160 63 ADSP-21065L . . 64 SigmaDSP音頻處理器 66 SigmaStudio. 66 SigmaDSP產(chǎn)品選型表 . 67 AD1940/AD1941 68 ADAU1401A . 69 ADAU1442/ADAU1445/ADAU1446 . . 70 ADAU1701/ADAU1702 . . 72 ADAU1761 . . 73 ADAU1781 . . 74 SigmaStudio. 75 SigmaDSP評估板 . . 76 TigerSHARC處理器家族 . . 77 TigerSHARC處理器家族選型表 . . 77 ADSP-TS203 78 ADSP-TS202 79 ADSP-TS201 80 ADSP-TS101 81 ADI補(bǔ)充處理器指南 監(jiān)控器件與數(shù)字信號處理器 82 電源管理與數(shù)字信號處理器 84 低功耗立體聲音頻編解碼器 86 單聲道低功耗D類音頻放大器 . . 86 立體聲低功耗D類音頻放大器 . . 86 多通道編解碼器. . 87
標(biāo)簽： DSP 嵌入式處理器 數(shù)字信號處理器 選型手冊
上傳時(shí)間： 2013-11-05
上傳用戶：金苑科技
在開放式數(shù)控系統(tǒng)結(jié)構(gòu)模型的基礎(chǔ)上，研究了基于ISA總線的DSP通信控制原理。采用中斷方式完成了PC機(jī)和DSP之間的通信。介紹了以DriverWorks為工具開發(fā)ISA設(shè)備WDM驅(qū)動程序的方法，探討了中斷處理、驅(qū)動程序與應(yīng)用程序之間的通信,簡要說明了驅(qū)動程序的安裝與調(diào)試。通過調(diào)試,系統(tǒng)設(shè)計(jì)運(yùn)行穩(wěn)定。 Abstract: The ISA bus and DSP correspondence control principle is investigated in the basis of the existing open architecture numerical control system.The interrupt method is used to realize the communication between PC and DSP based on the ISA bus.The methods of WDM driver exploitation for ISA device using Driver Works are introduced.The main process of driver program and the keys such as handle interrupt and the communication between the drivers and application are presented.And how to debug and install the drive is explained.
標(biāo)簽： ISA DSP 總線 計(jì)算機(jī)
上傳時(shí)間： 2013-11-04
上傳用戶：kang1923
dsPIC30F數(shù)字信號控制器單片機(jī)和DSP領(lǐng)域的最佳選擇 什么是數(shù)字信號控制器 數(shù)字信號控制器（DSC）是單片機(jī)嵌入式控制器，它輕松集成了單片機(jī)（MCU）的控制功能以及數(shù)字信號處理器（DSP）的計(jì)算功能和數(shù)據(jù)吞吐能力。
上傳時(shí)間： 2013-12-23
上傳用戶：小儒尼尼奧
Virtex-5, Spartan-DSP FPGAs Application Note This application note demonstrates how efficient implementations of Digital Up Converters(DUC) and Digital Down Converters (DDC) can be done by leveraging the Xilinx DSP IPportfolio for increased productivity and reduced time to development. Step-by-step instruction is given on how to perform system-level trade off analysis and develop the most efficient FPGA implementation, thus allowing engineers a flexible, low-cost and low-power alternative to ASSP technologies.
標(biāo)簽： Spartan-DSP Virtex FPGAs Ap
上傳時(shí)間： 2013-10-23
上傳用戶：raron1989
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
