文章是描述利用VHDL語言進行Aes加密算法的實現，Aes是目前世界最流行的算法
上傳時間： 2021-11-12
上傳用戶：zzzy1997
該文檔為FPGA_ASIC-基于FPGA的Aes加密算法的高速實現概述文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
標簽： fpga
上傳時間： 2022-01-01
上傳用戶：
藍牙BLE之Aes加密通信數據
上傳時間： 2022-03-26
上傳用戶：20125101110
Aes加密算法的硬件實現，硬件語言為verilog
上傳時間： 2022-05-18
上傳用戶：
21世紀是信息快速發展的時代，隨著計算機網絡的應用越來越廣泛，網絡安全也逐漸成為人們普遍關注的課題。可以預言，今后的社會將進入全面的網絡時代和信息共享時代，因此，網絡安全極其重要，只有安全的網絡才能保證網絡生活能夠有序進行、網絡系統不遭破壞、信息不被竊取、網絡服務不被非法中斷等。為了保證計算機網絡的可靠性、可用性、完整性、保密性和真實性等安全性，不僅要保證計算機網絡設備安全和計算機網絡系統安全，還要保護數據的安全。對數據實施安全的加密算法是保護數據安全的有效手段。Aes（advanced encryption standard）是美國國家標準和技術研究所宣布采用的高級加密標準，可以預測，Aes在今后很長的一段時間內將會在信息安全中扮演重要的角色，因此對Aes算法實現的研究成為國內外的熱點，它將會在信息安全領域得到廣泛的應用。Aes在實現方面具有速度快、可并行處理、對處理器的結構無特殊要求，算法設計相對簡單，分組長度可以改變，而且具有很好的可擴充性。Aes算法的這些特點使得選用FPGA來實現Aes算法具有很好的優越性，本文就是針對Aes算法的FPGA實現進行研究。本文介紹了用FPGA實現Aes算法所用的開發工具、開發語言和所選用的芯片，還具體介紹了Aes算法的硬件實現方式，在此基礎上，著重闡述了Aes算法FPGA實現的總體設計框圖，并對各個部分的設計分別給與介紹，給出了實現加密解密的時序仿真和設計結果。
上傳時間： 2022-06-18
上傳用戶：shjgzh
verilog實現的Aes-128加解密程序，FPGA驗證通過
上傳時間： 2022-06-26
上傳用戶：zhaiyawei
信息安全在當今的社會生產生活中已經被廣為關注，對敏感信息進行加密是提高信息安全性的一種常見的和有效的手段。 常見的加密方法有軟件加密和硬件加密。軟件加密的方法因為加密速度低、安全性差以及安裝不便，在一些高端或主流的加密處理中都采用硬件加密手段對數據進行處理。硬件加密設備如加密狗和加密卡已經廣泛地應用于信息加密領域當中。 但是加密卡和加密狗因為采用的是多芯片結構，即采用獨立的USB通信芯片和獨立的加密芯片來分別實現數據的USB傳輸和加密功能，如果在USB芯片和加密芯片之間進行數據竊聽的話，很輕易地就可以獲得未加密的明文數據。作者提出了一種新的基于單芯片實現的USB加密接口芯片的構想，采用一塊芯片實現數據的USB2.0通信和Aes加密功能，命名為USB2.0加密接口芯片。 USB2.0加密接口芯片采用了USB2.0接口標準和Aes加密算法。該加密芯片可以實現與主機的快速通信，具有快速的密碼處理能力，對外提供USB接口，支持基于USB密碼載體的自身安全初始化方式。 根據設計思想，課題研究并設計了USB2.0加密接口芯片的總體硬件架構，設計了USB模塊和Aes加密模塊。為了解決USB通信模塊與Aes加密模塊之間存在的數據處理單元匹配以及速度匹配問題，本文設計了AesUSB緩沖器，優化了Aes有限域加密算法。最后，利用VerilogHDL語言在FPGA芯片上實現了USB2.0加密接口芯片的功能，并在此基礎之上對加密芯片的通信和加密性能進行了測試和驗證。
上傳時間： 2013-05-24
上傳用戶：黃華強
碼元定時恢復(位同步)技術是數字通信中的關鍵技術。位同步信號本身的抖動、錯位會直接降低通信設備的抗干擾性能，使誤碼率上升，甚至會使傳輸遭到完全破壞。尤其對于突發傳輸系統，快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/Aes數據接收系統為背景，研究了突發通信傳輸模式下的全數字接收機中位同步方法，并予以實現。 本文系統地論述了位同步原理，在此基礎上著重研究了位同步的系統結構、碼元定時恢復算法以及衡量系統性能的各項指標，為后續工作奠定了基礎。 首先根據衛星系統突發信道傳輸的特點分析了傳統位同步方法在突發系統中的不足，接下來對Inmarsat系統的短突發R信道和長突發T信道的調制方式和幀結構做了細致的分析，并在Agilent ADS中進行了仿真。 在此基礎上提出了一種充分利用報頭前導比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法，此方法可快速精準地完成短突發形式下的位同步，并在FPGA上予以實現，效果良好。 在長突發形式下的報頭時鐘捕獲后還需要對后續數據進行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實現了插值環路的位同步算法，進行了Matlab仿真和FPGA實現。并在插值環路的基礎上做出改進，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現。最后將移位算法與插值算法進行了性能比較，證明該算法更適合于本項目中Inmarsat的長突發信道位同步跟蹤。 論文對兩個突發信道的位同步系統進行了理論研究、算法設計以及硬件實現的全過程，滿足系統要求。
上傳時間： 2013-04-24
上傳用戶：yare
USB3.0–SATA橋接芯片MB86C30A的主要規范:*CBC (密碼段鏈接):一種適合加密模塊數據的Aes 模式。*XTS (帶調整和密文竊取的XEX 加密模式):IEE
上傳時間： 2013-06-10
上傳用戶：asdfasdfd
加密算法一直在信息安全領域起著極其重要的作用,它直接影響著國家的安全和發展.隨著計算機技術的飛速發展,原有的數據加密標準(DES)已不能滿足人們的保密要求.在未來的20年內,高級數據加密標準(Aes)將替代DES成為新的數據加密標準.在不對原有應用系統作大的改動的情況下,3-DES算法有了很大的生存空間.該文介紹了DES和3-DES算法的概要,給出了一種電路實現模型,并基于XILINX公司的FPGA器件設計了IP核,介紹了I P核設計中主要模塊的設計方法.最后對該IP核進行了分析,給出它的性能參數.該課題系統地論述了基3-DES算法的密碼IP核設計全過程.文章首先闡述了該設計的課題背景,給出了使用VHDL方法設計密碼電路的特點和研究思路和特點,然后對IP核的設計環境和密碼算法進行了介紹.在此基礎上,詳細討論了3-DES算法的密碼芯片設計方法和各個電路模塊實現的結構圖,包括算法電路、譯碼電路、接口電路和控制模塊電路等.通過對各個模塊設計的介紹,闡明了使用VHDL語言設計專用集成電路的原理和特點.
上傳時間： 2013-04-24
上傳用戶：萌萌噠小森森
