用CPLD做了個(gè)FPGA的FPP下載時(shí)序，驗(yàn)證過(guò)。
上傳時(shí)間： 2013-08-31
上傳用戶：xy@1314
關(guān)于用CPLD和FPGA做插補(bǔ)算法的內(nèi)容,對(duì)于想用FPGA做控制的朋友是個(gè)好的借鑒!
標(biāo)簽： FPGA CPLD 插補(bǔ)算法 控制
上傳時(shí)間： 2013-09-02
上傳用戶：taox
里面介紹了＂CPLD，F(xiàn)PGA軟件編程＂，里面許多許多例子，還有原代碼，我也是辛苦才收集到的資料，希望能給其他工程師派上用場(chǎng)．
標(biāo)簽： CPLD
上傳時(shí)間： 2013-09-03
上傳用戶：panjialaodi
在數(shù)字濾波器中，F(xiàn)IR濾波器是一種結(jié)構(gòu)簡(jiǎn)單且總是穩(wěn)定的濾波器，同時(shí)也只有FIR濾波器擁有線性相位的特性。傳統(tǒng)的直接型濾波器運(yùn)算速度過(guò)慢，而改進(jìn)型的DA結(jié)構(gòu)的濾波器需要過(guò)高的芯片面積消耗大量的邏輯資源很難達(dá)到運(yùn)算速度以及邏輯資源節(jié)約的整體優(yōu)化。本文提出了一種基于RAG算法的FIR濾波器，與傳統(tǒng)的基于DA算法的濾波器結(jié)構(gòu)的濾波器相比，RAG算法簡(jiǎn)化了FIR濾波器乘法模塊的結(jié)構(gòu)，減少了邏輯資源的消耗和硬件實(shí)現(xiàn)面積，提高了計(jì)算速度。本文設(shè)計(jì)的16階FIR濾波器用VerilogHDL進(jìn)行描述，并綜合到Altera公司的CycloneⅡ系列FPGA中。仿真實(shí)驗(yàn)表明基于RAG算法的FIR濾波器達(dá)到了邏輯資源的節(jié)約和運(yùn)算速度的提高的整體優(yōu)化效果。
標(biāo)簽： FPGA FIR 濾波器 優(yōu)化算法
上傳時(shí)間： 2014-12-28
上傳用戶：feilinhan
cpld
上傳時(shí)間： 2013-11-19
上傳用戶：kao21
在ModelSimSE中添加ALTERA仿真庫(kù)的詳細(xì)步驟，跟我從零開(kāi)始學(xué)習(xí)FPGA。
上傳時(shí)間： 2013-11-03
上傳用戶：wawjj
同步技術(shù)是跳頻系統(tǒng)的核心。本文針對(duì)FPGA的跳頻系統(tǒng)，設(shè)計(jì)了一種基于獨(dú)立信道法，同步字頭法和精準(zhǔn)時(shí)鐘相結(jié)合的快速同步方法，同時(shí)設(shè)計(jì)了基于雙圖案的改進(jìn)型獨(dú)立信道法，同步算法協(xié)議，協(xié)議幀格式等。該設(shè)計(jì)使用VHDL硬件語(yǔ)言實(shí)現(xiàn)，采用Altera公司的EP3C16E144C8作為核心芯片，并在此硬件平臺(tái)上進(jìn)行了功能驗(yàn)證。實(shí)際測(cè)試表明，該快速同步算法建立時(shí)間短、同步穩(wěn)定可靠。
標(biāo)簽： FPGA 跳頻系統(tǒng) 同步算法
上傳時(shí)間： 2013-10-21
上傳用戶：JIMMYCB001
基于FPGA數(shù)字電壓表的設(shè)計(jì) EDA是電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation）的縮寫，在20世紀(jì)60年代中期從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念發(fā)展而來(lái)的。 EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語(yǔ)言VHDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。本電壓表的電路設(shè)計(jì)正是用VHDL語(yǔ)言完成的 。此次設(shè)計(jì)采用的是Altera公司 的Quartus II 7.0軟件。本次設(shè)計(jì)的參考電壓為2.5V，精度為0.01V。此電壓表的設(shè)計(jì)特點(diǎn)為通過(guò)軟件編程下載到硬件實(shí)現(xiàn)，設(shè)計(jì)周期短，開(kāi)發(fā)效率高。
標(biāo)簽： FPGA 數(shù)字電壓表 報(bào)告
上傳時(shí)間： 2013-11-24
上傳用戶：無(wú)聊來(lái)刷下
基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C語(yǔ)言對(duì)MC8051 IP Core進(jìn)行編程，以其作為控制核心，實(shí)現(xiàn)系統(tǒng)控制。在FPGA芯片中，利用Verilog HDL語(yǔ)言進(jìn)行編程，設(shè)計(jì)了以MC8051 IP Core為核心的控制模塊、計(jì)數(shù)模塊、鎖存模塊和LCD顯示模塊等幾部分，實(shí)現(xiàn)了頻率的自動(dòng)測(cè)量，測(cè)量范圍為0.1Hz~50MHz，測(cè)量誤差0.01%。并實(shí)現(xiàn)測(cè)頻率、周期、占空比等功能。
上傳時(shí)間： 2013-10-14
上傳用戶：1214209695
電子發(fā)燒友網(wǎng)核心提示：醫(yī)療內(nèi)窺鏡的市場(chǎng)發(fā)展帶來(lái)了各種挑戰(zhàn)，例如，要求增強(qiáng)功能，更高的精度，更好的處理性能，以及更小的體積等。本文介紹Altera高級(jí)醫(yī)療內(nèi)窺鏡系統(tǒng)解決方案，它使用了1080p視頻設(shè)計(jì)工作臺(tái)、DSP 構(gòu)建模塊、參考設(shè)計(jì)，以及 Stratix® V、Cyclone® V 和 Arria® V FPGA 等。通過(guò)下文介紹，資深專家向您支招，教你懂得如何通過(guò)采用基于FPGA的方法來(lái)縮短高級(jí)醫(yī)療內(nèi)窺鏡系統(tǒng)的開(kāi)發(fā)時(shí)間。 引言 對(duì)內(nèi)窺鏡檢查的需求在不斷增長(zhǎng)，同時(shí)還需要不斷改進(jìn)檢查過(guò)程，增強(qiáng)醫(yī)療設(shè)備的功能。全球競(jìng)爭(zhēng)不斷加劇，導(dǎo)致各種新功能的出現(xiàn)，新市場(chǎng)的變化也非常快，開(kāi)發(fā)周期越來(lái)越短，工程團(tuán)隊(duì)必須集中精力提高核心競(jìng)爭(zhēng)力，加強(qiáng)系統(tǒng)知識(shí)。工程師需要靈活的硬件平臺(tái)和支持各種平臺(tái)的工作臺(tái)工具，使他們能夠針對(duì)新標(biāo)準(zhǔn)或者標(biāo)準(zhǔn)的變化而對(duì)產(chǎn)品進(jìn)行更新。此外，設(shè)計(jì)團(tuán)隊(duì)必須更高效的進(jìn)行開(kāi)發(fā)工作。Altera® 1080p 視頻設(shè)計(jì)工作臺(tái)和28-nm FPGA提供了靈活的系統(tǒng)方法來(lái)滿足當(dāng)前以及不斷發(fā)展的功能需求。 不斷增長(zhǎng)的全球需求 很多因素導(dǎo)致對(duì)內(nèi)窺鏡檢查的需求越來(lái)越強(qiáng)。今后數(shù)十年內(nèi)，世界60歲以上的人口數(shù)量將會(huì)大幅度增長(zhǎng)，對(duì)醫(yī)療衛(wèi)生服務(wù)的需求也會(huì)隨之增長(zhǎng)。而且，胃腸道患病人口在不斷增加，需要進(jìn)行檢查和治療。越來(lái)越多的醫(yī)生采用內(nèi)窺鏡檢查方法。很多政府報(bào)銷政策鼓勵(lì)非置入式治療，這有利于患者更快的恢復(fù)，從而降低了治療總成本，患者的體驗(yàn)會(huì)更好。 很多國(guó)家增加了在醫(yī)療基礎(chǔ)設(shè)施上的投入，特別是加大了醫(yī)療設(shè)備的采購(gòu)。反過(guò)來(lái)，這些新市場(chǎng)需求也擴(kuò)大了對(duì)下一代內(nèi)窺鏡系統(tǒng)的需求。設(shè)計(jì)團(tuán)隊(duì)體驗(yàn)到需求的不斷增長(zhǎng)，而全球競(jìng)爭(zhēng)導(dǎo)致他們推遲其產(chǎn)品發(fā)布計(jì)劃。
上傳時(shí)間： 2014-12-28
上傳用戶：huxiao341000
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
