国产成人一区二区三区免费看 ,污污在线观看,亚洲精选91

Altera-fpga-cpld

可用于A(yíng)LTERA 的CPLD和AVR 單片機(jī)的并口下載器的電路原理圖和PCB圖（PROTEL DXP）,經(jīng)實(shí)驗(yàn)可直接使用。

可用于A(yíng)LTERA 的CPLD和AVR 單片機(jī)的并口下載器的電路原理圖和PCB圖（PROTEL DXP）,經(jīng)實(shí)驗(yàn)可直接使用。

標(biāo)簽： ALTERA PROTEL CPLD AVR

上傳時(shí)間： 2017-03-07

上傳用戶(hù)：star_in_rain
Vga Controller source code for Altera FPGA

Vga Controller source code for Altera FPGA

標(biāo)簽： Controller Altera source FPGA

上傳時(shí)間： 2017-03-11

上傳用戶(hù)：Breathe0125
ALtera FPGA Cyclone III開(kāi)發(fā)電路圖

ALtera FPGA Cyclone III開(kāi)發(fā)電路圖，對(duì)初學(xué)者設(shè)計(jì)此類(lèi)FPGA有重要參考價(jià)值

標(biāo)簽： Cyclone ALtera FPGA III

上傳時(shí)間： 2014-01-13

上傳用戶(hù)：稀世之寶039
FPGA/CPLD的實(shí)體教程

FPGA/CPLD的實(shí)體教程，結(jié)合相關(guān)開(kāi)發(fā)工具學(xué)習(xí)。

標(biāo)簽： FPGA CPLD 實(shí)體教程

上傳時(shí)間： 2014-01-22

上傳用戶(hù)：lanwei
Code was successfully implemented within ALtera FPGA with Quartus 6.0. It presents two polish own fe

Code was successfully implemented within ALtera FPGA with Quartus 6.0. It presents two polish own female names: ULA and ALA whose are scrolling on the 4-columns crystal LED. When you press the switch it will turn from ULA into ALA and continue scrolling.

標(biāo)簽： successfully implemented presents Quartus

上傳時(shí)間： 2013-12-09

上傳用戶(hù)：zjf3110
FPGA&CPLD數(shù)字電路設(shè)計(jì) 數(shù)字濾波電路設(shè)計(jì)

FPGA&CPLD數(shù)字電路設(shè)計(jì) 數(shù)字濾波電路設(shè)計(jì)

標(biāo)簽： FPGA CPLD 數(shù)字電路設(shè)計(jì)

上傳時(shí)間： 2014-03-07

上傳用戶(hù)：vodssv
使用FPGA/CPLD設(shè)置語(yǔ)音AD、DA轉(zhuǎn)換芯片AIC23

使用FPGA/CPLD設(shè)置語(yǔ)音AD、DA轉(zhuǎn)換芯片AIC23，F(xiàn)PGA/CPLD系統(tǒng)時(shí)鐘為24.576MHz 1、AIC系統(tǒng)時(shí)鐘為12.288MHz，SPI時(shí)鐘為6.144MHz 2、AIC處于主控模式 3、input bit length 16bit output bit length 16bit MSB first 4、幀同步在96KHz

標(biāo)簽： FPGA CPLD AIC 23

上傳時(shí)間： 2013-12-20

上傳用戶(hù)：二驅(qū)蚊器
Altera FPGA Cyclone I EP1C6 EP1C12 最小系統(tǒng) 開(kāi)發(fā)板

Altera FPGA Cyclone I EP1C6 EP1C12 最小系統(tǒng) 開(kāi)發(fā)板

標(biāo)簽： Cyclone Altera EP1C6 FPGA

上傳時(shí)間： 2017-05-05

上傳用戶(hù)：xinyuzhiqiwuwu
Altera FPGA Cyclone II EP2C5 最小系統(tǒng) 開(kāi)發(fā)板

Altera FPGA Cyclone II EP2C5 最小系統(tǒng) 開(kāi)發(fā)板

標(biāo)簽： Cyclone Altera EP2C5 FPGA

上傳時(shí)間： 2014-12-03

上傳用戶(hù)：kristycreasy
Altera FPGA DE2的原理圖,相信有很大的幫助,經(jīng)典的FPGA設(shè)計(jì)電路及相關(guān)的接口都有了。

Altera FPGA DE2的原理圖,相信有很大的幫助,經(jīng)典的FPGA設(shè)計(jì)電路及相關(guān)的接口都有了。

標(biāo)簽： FPGA Altera DE2 原理圖

上傳時(shí)間： 2017-05-09

上傳用戶(hù)：二驅(qū)蚊器

主站蜘蛛池模板：璧山县| 澄江县| 黄冈市| 永善县| 宁陵县| 醴陵市| 克什克腾旗| 和田县| 乡宁县| 肥东县| 沁源县| 平安县| 永昌县| 皮山县| 漯河市| 东乌珠穆沁旗| 柳江县| 唐河县| 达拉特旗| 保德县| 沙坪坝区| 顺昌县| 洛南县| 区。| 阿拉善左旗| 筠连县| 安康市| 安仁县| 隆子县| 理塘县| 长寿区| 呼玛县| 兴业县| 岢岚县| 临武县| 贵德县| 阿勒泰市| 华蓥市| 彩票| 平舆县| 策勒县|